实验三 计算机系统认识,计算机系统结构实验报告

本次实验使用WinDLX模拟器,通过对Fact.s程序的分析,研究数据/控制/结构相关、浮点运算部件和forward部件对性能的影响。实验涉及矩阵相乘程序的编写和优化,考察了循环展开和不同浮点部件延迟对执行效率的改变。实验旨在深化对流水线技术和RISC处理器特点的理解,通过统计和比较,展示了流水线技术在处理各种情况时可能遇到的问题及解决方案。
摘要由CSDN通过智能技术生成

WinDLX模拟器实验

实习目的:通过使用WINDLX模拟器,对程序中的三种相关原理进行观察,并对使用专用通路,增加运算部件等技术对性能的影响进行考察,加深对流水线和RISC处理器的特点的理解。

实习环境:WinDLX模拟器可以装入DLX汇编语言程序,然后单步、设置断点或者连续执行该程序。CPU的寄存器、流水线、I/O和存储器都可以使用图形的方式表示出来。模拟器还提供了对流水线操作的统计功能。该模拟器对理解流水线和RISC处理器的特点很有帮助。

WinDLX要求的硬件平台是IBM PC兼容机,WinDLX是一个Windows应用程序,运行于Windows 3.0以上的操作系统。

WinDLX软件包中带有说明文件,供安装程序时候使用。软件包中还有WinDLX教程和联机帮助,可以通过它们进一步了解模拟器的使用方法和DLX处理器的原理。大家在进行模拟实验以前应该仔细阅读这些文档。

实习步骤:

一.使用WinDLX模拟器,对Fact.s做如下分析:

(1)观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。

(2)考察增加浮点运算部件对性能的影响。

(3)考察增加forward部件对性能的影响。

(4)观察转移指令在转移成功和转移不成功时候的流水线开销。

注意:除(2)以外,浮点加、乘、除部件都只有一个;

本问题中所有浮点运算部件的延时都请设定为4个周期。

二.使用DLX汇编语言编写矩阵相乘程序,并对程序进行如下分析:

(1)重复内容一中(1)(2)(3)(4)工作。

(2)使用循环展开手工优化程序

(3)对优化程序,重复内容一中(2)工作。

(4)对优化程序,将浮点部件的延迟改为8个时钟周期,再重复内容一中(2)工作。

注意:为了简单起见,可以固定矩阵的大小,例如10×10,可以不赋初值,不输出计算结果,目的仅仅是为了考察矩阵相乘的指令序列。

实习要求:

1. 针对上面的实验内容,记录实验过程,给出分析结果。

2. 给出实验总结:根据实验,总结采用流水线技术会遇到的问题和为解决这些问题所采用的各种技术的作用。同时简单谈谈自己对流水线技术的认识。

提交材料:

实习报告(建议发送pdf文件)

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值