一、分析题
1. 某计算机系统的内存储器由cache 和主存构成,cache 的存取周期为45ns , 主存的存取周期为200ns 。已知在一段给定的时间内,CPU 共访问内存4500次,其中340次访问主存。问:
(1)cache 的命中率是多少?
(2)CPU 访问内存的平均时间是多少纳秒? (3)cache-主存系统的效率是多少? 【答案】(1)cache 的命中率
(2)CPU 访存的平均时间
(3)cache-主存系统的效率
2. 说明外围设备的I/O控制方式分类及其特点。
【答案】(1)程序查询方式:CPU 的操作和外围设备的操作能够同步,且硬件结构比较简单。输入和输出控制 和传输完全由CPU 处理,降低了 CPU 的效率。
(2)程序中断方式:一般适用于随机出现的服务,且一旦提出要求应立即进行,CPU 不需要对外设进行状态查询,节省了 CPU 的时间开销,但硬件结构稍复杂一些。
(3)直接内存访问(DMA )方式:数据传送不需要CPU 的中转而在内存和外设间直接传送,数据传送速度很高,传送速率仅受到内存访问时间的限制。需要更多硬件,适用于内存和高速外设之间大批数据交换的场合。
(4)通道方式:可以实现对外设的统一管理和外设与内存之间的数据传送,完全将CPU 从I/O控制工作中解放处理,大大提高了 CPU 的工作效率。
(5)外围处理机方式:是通道方式的进一步发展,基本上独立于主机工作,结构更接近一般处理机。
3. 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段,且这三个子过程延迟时间相等,即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令,请写出如下两种情况下CPU 执行该程序所需的时间,画出时空图。
(1)指令顺序执行方式; (2)指令流水执行方式。
【答案】(1)指令顺序执行方式如图1所示。
图1指令顺序执行方式
执行n 条指令的总时间为
:线中同时有3 条指令在执行,故
其中2T 是填满流水线的时间。
(2)指令流水执行方式如图2所示。执行n 条指令的总时间为:2T 时间延迟后,CPU 流水
图2指令流水执行方式
4. 设变量h 放在寄存器代码。C 赋值语句是;
【答案】虽然C 语句只有一个相加的操作,但是两个操作数均在存储器中,因此需要更多的ARM 指令。首先用取字(LDR )指令访问存储器单元存器
最后用存字(STR )指令将
寄存器,位移量为
然后用ADD 指令将
放在寄
中的结果写到存储器单元
此时寄存器作为基地址
数组A 的基值放在寄存器r3, 请将下面c 语句翻译成ARM 汇编语言
因ARM 也是字节寻址。3条ARM 汇编语言指令形式如下:
5. 某32位机共有微操作控制信号52个,构成5个相斥类的微命令组,各组分别包含4个、5个、8个、15 个和20个微命令。己知可判定的外部条件有CY 和ZF 两个,微指令字长29位。
(1)给出采用断定方式的水平型微指令格式。 (2)控制存储器的容量应为多少位?
【答案】(1)微指令的格式如下所示(注意各控制字段中应包含一种不发出命令的情况,条件测试字段包含一种 不转移的情况)。
(2)控存容量为
6. 某I/O系统有四个设备:磁盘(传输速率为500000位/秒)、磁带(200000位/秒)、
图
,试用中断方式、DMA 方式组织此I/O系统。画打印机(2000位/秒)、CRT (1000位/秒)出包括CPU 部分总线控制器在内的1/ 0方式示意图,并略作文字说明。
【答案】示意图如图1所示。根据设备传输速率不同,磁盘、磁带采用DMA 方式,打印机、CRT 采用中断方式,因而使用了独立请求与链式询问相结合的二维总线控制方式。DMA 请求的优先权高于中断请求线。每一对请求线与响应线又是一对链式查询电路。
图1
二、计算题
7. 设机器字长16位,定点表示,尾数15位,数符1位,问:
(1)定点原码整数表示时,最大正数是多少?最小负数是多少? (2)定点原码小数表示时,最大正数是多少?最小负数是多少? 【答案】(1)定点原码整数表示:
最小负数值最小负整数表示
最大正数值最大正整数表示
(2)定点原码小数表示: