计算机组成原理中的非门表示,计算机组成原理4-数字逻辑2.ppt

a7f4a3f590493a1e451dd952a488fd7c.gif 计算机组成原理4-数字逻辑2.ppt

(78页)

c1e5717188cb2638ee8420e63536d39d.gif

本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦!

23.9 积分

逻 辑 门 电 路 门电路是用以实现逻辑关系的电子电路,与我们所讲过的基本逻辑关系相对应,门电路主要有:与门、或门、与非门、或非门、异或门等。分类:分立元件 集成逻辑门电路 双极型—— MOS——按所采用的半导体器件进行分类 采用双极型半导体器件作为元件,速度快、负载能力强,但功耗较大、 集成度较低。采用金属-氧化物半导体场效应管作为元件。结构简单、制造方便、集成度高、功耗低,但速度较慢。数字集成电路: 在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。 使用时接:电源、输入和输出。 数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。双极型集成电路又可进一步可分为:DTL晶体管-晶体管逻辑电路TTL(Transistor Transistor Logic);发射极耦合逻辑电路ECL(Emitter Coupled Logic)。集成注入逻辑电路I2L(Integrated Injection Logic) TTL电路的“性能价格比”最佳,应用最广泛 MOS集成电路又可进一步分为:PMOS( P-channel Metel OxideSemiconductor);NMOS(N-channel Metel Oxide Semiconductor);CMOS(Complement Metal OxideSemiconductor)。CMOS电路应用较普遍,不但适合通用逻辑电路的设计,而且综合性能最好 。 100个以下:小规模集成电路 ( Small Scale Integration :SSI ) 几百个:中规模集成电路 (Medium Scale Integration :MSI ) 几千个:大规模集成电路 ( Large Scale Integration :LSI ) 一万个以上:超大规模集成电路 ( Very Large Scale Integration :VLSI ) 2、按集成电路规模的大小进行分类数字电路中关于高、低电平的概念VH —— 高电平 1VL —— 低电平 0逻辑电平:由半导体电子元器件组成的逻辑电路,表现为“0”和“1”两个不同的状态,常用一个电压范围表示叫做逻辑0 和逻辑1,或叫做0态和1态,统称逻辑电平。逻辑电平不是物理量,而是物理量的相对表示。表示的是一定的电压范围,不是一个固定值门(电子开关)满足一定条件时,电路允 许信号通过 开关接通 。开门状态:关门状态:条件不满足时,信号通不过  开关断开 。开关作用二极管反向截止:开关接通开关断开三极管(C,E)饱和区: 截止区:开关接通CEB开关断开 正向导通: CEB分离元件门电路 二极管与门二极管或门三极管非门与非门分离元件门电路缺点1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。MOS 管是电压控制元件,主要由栅源电压VGS决定其工作状态。MOS 管结型:用于模拟电路 绝缘栅型P沟道N沟道增强型耗尽型增强型耗尽型MOS电路的特点:优点1. 工艺简单,集成度高。缺点:工作速度比TTL低 。2. 是电压控制元件,静态功耗小。3. 允许电源电压范围宽(318V)。4. 扇出系数大,抗噪声容限大。1、NMOS非门VDDA非门电路F A F L T1 H H T1 LF=A2、NMOS与门VDDABT1T2T3T6T5FG3 A B F L L T1 L T2 L H T1 × L H L T2 × L H H T1 T2 H T5G3HT5G3HT5G3HT5G3L×F=AB3、NMOS或门F=A+BVDDABT1T2T3T4T5FG3 A B F L L T1 L T2 L H T2 H H L T1 H H H T1 T2 H T3T3T3G3HT3G3LG3LG3L×××三、 TTL 集成逻辑门电路 TTL(Transistor Transistor Logic)电路是晶体管- 晶体管逻辑电路的简称。 TTL电路的功耗大、线路较复杂,使其集成度受到一定的限制,故广泛应用于中小规模逻辑电路中。 速度快.典型TTL与非门 输入级—— 由多发射极晶体管T1和电阻R1组成;中间级—— 由T2和R2、R3组成,输出两个相位相反的信号,作为T4、T5 的驱动信号;输出级—— 由T3、T4、T5和R4、R5组成。1. 电路结构 3. 门电路的主要外特性参数 对器件的使用者来说, 正确地理解器件的各项参数是十分重要的。(1)标称逻辑电平标称逻辑电平:表示逻辑值1和0的理想电平。TTL门电路标称逻辑电平: V(1)=5V V(0)=0VViVDVTVONVOFF閾值电压VT : 1.4V(2) 电压传输特性在TTL电路中 高电平VH —— 电压范围为2V~5V,额定值为3.6V低电平VL —— 电压范围为0V~0.8V,额定值为0.2V(3) 开门与关门电平 开门电平——能表示逻辑值1的最小高电平 关门电平——能表示逻辑值0的最大低电平在TTL电路中: 开门电平VON ≈3V 关门电平VOFF≈0.4VViVDVTVONVOFF(4) 平均传输延迟时间 tpd平均传输延迟时间是衡量门电路运算速度的重要指标。当输入端接入输入信号后,需要经过一定的时间tpd,才能在输出端产生对应的输出信号。 平均延迟时间定义为 tpd = ( tpdL+ tpdH )/2通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL;从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpd。省略部分。入8输出)译码器4-16线(4输入16输出)译码器等。 译码器例:3-8译码器 G1 G2A G2BA1A0A2F0F4F2F6F1F5F3F7 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X 0 X X X 1 1输出F0 F1 F2 F3 F4 F5 F6 F7 选择输入A2 A1 A0使能端G1 G2A G2B例:3-8译码器CBAG1G2A G2B 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 逻辑符号:例:3-8译码器C—— A2 B—— A1 A—— A0译码器在数字系统中的应用非常广泛 ,它的典型用途是——实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外,还可用译码器实现各种组合逻辑功能。译码器应用① 分析: A9 A8 A7 A6 A5 A4 A3……A0 A设备 0 0 0 0 1 0 X X X X B设备 0 0 0 1 0 0 X X X X C设备 0 0 0 1 1 1 X X X X例 )某计算机用地址A9~A0选择外设,设设备A、B、C的选择地址分别为:20H~2FH、40H~4FH、70H~7FH,请设计地址译码器。用3:8译码器实现Y2Y4Y7(1)地址译码:译码器应用CBAG1G2A G2B 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 例 ) ② 设计:A6A5A4A7A8A9A B C 20H~2FH40H~4FH70H~7FH译码器应用例)分析下面电路,写出该译码器选择的 地址范围,以及Y0、Y1、Y2的地址译 码范围。CBAG1G2A G2B 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A11A10A9A12A13A14Y0 Y1 Y2 A15解:① 1000H~1FFFH ② Y0: 1000H~11FFHY1: 1200H~13FFHY2: 1400H~15FFH ♦ 常用的MSI译码器有: · 双2:4译码器 74XX139 · 3:8译码器 74XX138 · 4:16译码器 74XX156* 二、编码器(ENC)编码器 ——将特定含义的编码转换为二 进制编码 编码器........2n个数据输入n个数据输出使能♦ 种类: · 普通编码器 二进制编码器 BCD码编码器(输出BCD编码) · 优先权编码器① 普通编码器 在普通编码器中,任何时刻只允许输入一个编码信号,否则输出将发生混乱 二进制编码器例:4:2编码器4:2 编码器可看作计算机配有四个外部设备:声卡(A0),硬盘驱动器(A1),鼠标(A2),网卡(A3)作为输入信号 B0、B1作为编码输出。普通编码器分析:某一时刻只允许输入一个编码信号,如 A1(A1 = 1)向 CPU 请求传送数据,CPU 根据接收的编码 B1B0 = 01,启动硬盘驱动器,开始传送数据。 普通编码器是多输入、多输出的组合逻辑电路。有多个输入端N;多个输出端 n,其位数由 N = 2n 决定。任何时刻只允许输入一个编码信号,某一输入与它的编码输出是唯一对应关系。 特点:普通编码器三、数据选择器(MUX) ——即数字多路器、多路开关、 多路转换器ABCDK(选择端)BUSWXYZK(选择端)数据选择器数据分配器多对一一对多· 数据选择器: 从多路输入中选择一个送往输出端· 数据分配器 将一路输入信号选择送往多路输出之一数据选择器 ♦ 数据选择器(MUX)功能: ① 从多路输入中选择一个送往输出端② 选择哪一路输入传送到输出端由当时的 控制信号决定;③ 用途:实现多通道的数据传送。 MUX…...……2n个输入n个选择输入输出+ STA1A0Fa0a1a2a3四选一ST A1 A0 F1 × × 00 0 0 a00 0 1 a10 1 0 a20 1 1 a3真值表F=ST(a0 A1 A0 + a1 A1 A0 + a2 A1 A0 + a3A1 A0 )① 也称多路分配器,是一路输入、多路输出的组合逻辑器件;② 一路输入信号传送到哪一路输出端由当时的控制信号决定;四、数据分配器(DEMUX) ♦ 数据分配器功能:与数据选择器的用途相反,它们配合使用,实现多通道的数据传送;♦ 数据分配器用途: STA1A0f0af1f2f31:4 数据分配器ST A1 A0 f0 f1 f2 f31 × × 0 0 0 00 0 0 a 0 0 00 0 1 0 a 0 00 1 0 0 0 a 00 1 1 0 0 0 a 真值表数据分配器 例:双1:4线数据分配器 74XX155 关 键 词: 组成 逻辑 数字 原理 计算机

4d91c43bfc72ca913299809b07b4968f.gif  天天文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值