文档介绍:
提供各专业全套毕业课程设计,欢迎加153893706交流学****计算机组成原理》
课程设计报告
设计题目: 模型计算机控制器的设计
学生:
学号:
专业班级: 13计师X班
指导教师: 麦山
提交日期: 2015 年 6 月 XX 日
计算机科学系
二○一五年
模型计算机控制器的设计
本课程设计以设计一个模型计算机的控制器(CU)为目标,通过课程设计,进一步加深对中央处理器的结构和功能的理解,掌握控制器的设计方法和步骤,为今后从事计算机系统设计打下初步的基础。
1 设计要求
1.1 功能指标和要求
1)支持一个规模较小、但功能相对完整的RISC指令系统,指令条数不超过32条;
2)采用I/O端口独立编址方式;
3)系统总线由CPU总线延伸形成,总线周期固定;
4)不支持中断及DMA功能;
5)采用组合逻辑控制方式;
6)忽略复位电路、时钟电路和时序电路的设计,但需说明对时序信号的要求。
1.2 性能指标要求
1)CPU字长8位,数据总线8位;
2)地址总线8位,最大寻址空间为256字节;
3)I/O采用独立编址方式,4位地址码,最大支持16个I/O端口;
4)时钟频率1MHz左右,机器周期为3-4个时钟周期;
5)CPU输出与外部读写控制的控制信号有/MR、/MW、/IOR、/IOW。
1.3 课程设计要求
根据课程设计指导,完成模型机控制的设计,并提交课程设计报告。
1.4 时间安排
1)理解模型机的逻辑结构、数据通路以及指令系统和格式:1天
2)数据通路设计及分析:1天
3)指令执行流程设计:1天
4)微操作的节拍安排与设计:1天
5)微操作命令逻辑表达式:1天
2 CPU逻辑结构设计
2.1 CPU逻辑结构的组成
1.运算器
1)ALU具有8种算术/逻辑运算功能,其运算功能由三位编码I2I1I0选择;ALU除了2个数据输入端R、S和数据输出端Y外,另有一个最低位进位输入信号C0,以及4个状态输入:进位输出C、结果零Z、运算溢出V和符号位S。
2)ALU输出移位器具有直通、左移一位和右移一位的功能,由两位编码I4I3选择;
3)ALU数据输入端有A和B两个数据锁存器,指令不可访问;
4)标志寄存器FLAG,4位,与数据总线的低4位连接,能独立置位或清零;
5)4个通用数据寄存器R0~R3;
6)堆栈指针SP(8位);
7)数据缓冲寄存器DR,指令不可访问;
8)地址寄存器AR(8位),指令不可访问。
2.控制器
1)程序计数器PC(8位),具有加1的功能;
2)指令寄存器IR(8位);
3)微操作控制信号发生器,采用组合逻辑控制方式;
4)时钟和时序信号发生器(不需设计)。
2.2 CPU的逻辑结构及数据通路结构
图2-1 CPU逻辑结构及数据通路结构图
在模型计算机的CPU中设置了一个特殊的零寄存器ZERO,该寄存器的值恒为0。各寄存器的编码(地址)见表2-1。
表2-1 寄存器编码表
寄存器
编码
R0
R1
R2
R3
A
B
ZERO
DR
AR
SP
FLAG
PC
IR
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
3 指令系统设计
3.1 指令字长和寻址方式设计
1)指令字长以单字长为主,少数指令为双字长;
2)指令操作码字段长度可变;
3)数据寻址支持立即寻址、寄存器直接寻址和寄存器间接寻址三种方式;
4)只有取数(LDA)和存数(STO)两条指令可以访问主存。
3.2 指令系统设计
在以下指令定义中,dR、sR表示通用数据寄存器组R0~R3(编号00~11)中的一个,data表示8位立即数,addr表示8位无符号地址,port表示4位I/O端口地址。
1)数据传送类指令(8条)
MOV dR, data ;dR ← data
MOV dR, sR ;dR ←(sR)
LAD dR, [sR] ;dR ←((sR))
STO [dR], sR ;(dR) ←(sR)
PUSH sR ;SP ←(sR),SP ← SP+1
POP dR ;SP ←(SP)–1,dR ←(SP)
CLC ;Cy ← 0
STC ;Cy ← 1
2)算术运算类指令(6条)
ADD dR, sR ;dR ←(dR) + (sR)
SUB dR, sR ;dR ←(dR) –(sR)
ADC dR, sR ;dR ←(dR) + (sR) + Cy
SBC dR, sR ;dR ←(dR) –(sR) – Cy
INC dR ;dR
内容来自淘豆网www.taodocs.com转载请标明出处.