linux kernel的中断子系统,Linux kernel的中断子系统概要1.docx

Linux kernel的中断子系统概要1

Linux kernel的中断子系统之(一)：综述一、前言一个合格的linux驱动工程师需要对kernel中的中断子系统有深刻的理解，只有这样，在写具体driver的时候才能：1、正确的使用linux kernel提供的的API，例如最著名的request_threaded_irq(request_irq)接口2、正确使用同步机制保护驱动代码中的临界区3、正确的使用kernel提供的softirq、tasklet、workqueue等机制来完成具体的中断处理基于上面的原因，我希望能够通过一系列的文档来描述清楚linux kernel中的中断子系统方方面面的知识。一方面是整理自己的思绪，另外一方面，希望能够对其他的驱动工程师(或者想从事linux驱动工作的工程师)有所帮助。二、中断系统相关硬件描述中断硬件系统主要有三种器件参与，各个外设、中断控制器和CPU。各个外设提供irq request line，在发生中断事件的时候，通过irq request line上的电气信号向CPU系统请求处理。外设的irq request line太多，CPU需要一个小伙伴帮他，这就是Interrupt controller。Interrupt Controller是连接外设中断系统和CPU系统的桥梁。根据外设irq request line的多少，Interrupt Controller可以级联。CPU的主要功能是运算，因此CPU并不处理中断优先级，那是Interrupt controller的事情。对于CPU而言，一般有两种中断请求，例如：对于ARM，是IRQ和FIQ信号线，分别让ARM进入IRQ mode和FIQ mode。对于X86，有可屏蔽中断和不可屏蔽中断。本章节不是描述具体的硬件，而是使用了HW block这样的概念。例如CPU HW block是只ARM core或者X86这样的实际硬件block的一个逻辑描述，实际中，可能是任何可能的CPU block。1、HW中断系统的逻辑block图我对HW中断系统之逻辑block diagram的理解如下图所示：系统中有若干个CPU block用来接收中断事件并进行处理，若干个Interrupt controller形成树状的结构，汇集系统中所有外设的irq request line，并将中断事件分发给某一个CPU block进行处理。从接口层面看，主要有两类接口，一种是中断接口。有的实现中，具体中断接口的形态就是一个硬件的信号线，通过电平信号传递中断事件(ARM以及GIC组成的中断系统就是这么设计的)。有些系统采用了其他的方法来传递中断事件，比如x86＋APIC(Advanced Programmable Interrupt Controller)组成的系统，每个x86的核有一个Local APIC，这些Local APIC们通过ICC(Interrupt Controller Communication)bus连接到IO APIC上。IO APIC收集各个外设的中断，并翻译成总线上的message，传递给某个CPU上的Local APIC。因此，上面的红色线条也是逻辑层面的中断信号，可能是实际的PCB上的铜线(或者SOC内部的铜线)，也可能是一个message而已。除了中断接口，CPU和Interrupt Controller之间还需要有控制信息的交流。Interrupt Controller会开放一些寄存器让CPU访问、控制。2、多个Interrupt controller和多个cpu之间的拓扑结构Interrupt controller有的是支持多个CPU core的(例如GIC、APIC等)，有的不支持(例如S3C2410的中断控制器，X86平台的PIC等)。如果硬件平台中只有一个GIC的话，那么通过控制该GIC的寄存器可以将所有的外设中断，分发给连接在该interrupt controller上的CPU。如果有多个GIC呢(或者级联的interrupt controller都支持multi cpu core)？假设我们要设计一个非常复杂的系统，系统中有8个CPU，有2000个外设中断要处理，这时候你如何设计系统中的interrupt controller？如果使用GIC的话，我们需要两个GIC(一个GIC最多支持1024个中断源)，一个是root GIC，另外一个是secondary GIC。这时候，你有两种方案：(1)把8个cpu都连接到root GIC上，secondary GIC不接CPU。这时候原本挂接在secondary GIC的外设中断会输出到某个cpu，现在，只能是(通过某个cpu interface的irq signal)输到root GIC的某个SPI上。对于