基于matlab的dpll设计与仿真,基于matlab的数字锁相环DPLL的仿真

一、设计目的

利用Matlab软件编程实现并仿真数字锁相环(DigitalPhase-lockedLoop，DPLL)

二、DPLL原理

1、DPLL简介

锁相环(phase-lockedloop)为无线电发射中使频率较为稳定的一种方法，主要有VCO(压控振荡器)和PLLIC(锁相环集成电路),压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLLIC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLLIC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁频的目的，是一种能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

锁相环的用途是在收、发通信双方建立载波同步或位同步，分为模拟锁相环和数字锁相环两种。随着数字电路技术的发展，数字锁相环以其独有的优势在调制解调、频率合成、FM立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。

数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。