四川明月镇2001年计算机应用专业,数字电子实验(TT)（25页）-原创力文档

数字电子实验报告

学校:

武汉大学

学院：

电气工程学院

年级:

2012级8班

姓名：

谭添

学号:

2012301580202(转专业)

2014年6月10日

实验一组合逻辑电路

一、实验目的

掌握组合逻辑电路的分析方法

掌握组合逻辑电路的设计方法

、实验仪器

数字电路实验台、数字万用表、74ls00,74ls20 三、实验原理

实验用集成电路引脚图

74LS00集成电路

Vet1

|u

U

刖if*

12 11

B3*

ID

U￥1

1 1

J

L>

A

74LS00

L-

o-

1

Al1

2

II

a4

￥1Al

5

12

r i7

flGkD

74LS20集成电路

13

12

ll| 10

Q

g

%

一& 2

_ &

GND

1

2

3|

4|5

四、实验内容

S1 (A), S2 (B), S3(C), S4(D)是逻辑电平开关，接VC(等价于‘1'接地等 价于‘ 0'

真值表如下

OOOQOOQO

ABCDEFGH

00 0

a

0

0

a

0

001

0

0

0

i

0

Q02

0

0

1

D

0

003

0

0

1

1

1

0

1

0

Q

0

005

0

1

0

1

0

006

0

1

1

0

0

007

a

1

1

1

1

OOB

1

c

0

0

0

009

1

0

D

1

0

01 Q

i

0

1

0

0

01 1

i

0

1

1

1

D1 2

1

1

D

0

1

013

1

1

D

1

1

014

1

1

1

0

1

D15

1

1

1

1

1

逻辑表达式为丫 AB+CD

实验二

密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时 满足是开锁信号为‘1'将锁打开，否则报警信号为‘ 1'则接通警铃。

分析可得，实验的密码锁密码 ABCD为1001

分析可得，实验的密码锁密码 ABCD为1001

实验总结

1、通过实验重新了解认识了组合逻辑电路分析的步骤，由逻辑电路推导出组合 逻辑电路的真值表和逻辑表达式的方法

2、通过这次实验更加了解了了元件 74LSS00和74LS20的内部结构和引脚的使 用。

实验二 组合逻辑实验(一) 半加器和全加器

一、头验目的

1?熟悉用门电路设计组合电路的原理和方法步骤

二、预习内容

1、复习用门电路设计组合逻辑电路的原理和方法步骤；

2、复习二进制数的运算。

用“与非”门设计半加器的逻辑图；

完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图; 完成用“异或”门设计的三变量判奇电路的原理图。

三、参考兀件74LS28374LS0074LS5174LS136匚匚匚匚匚匚匚mnnnnnnn1J Vcc血I14□vcc2

三、参考兀件

74LS283

74LS00

74LS5174LS136

匚匚匚匚匚匚匚

mnnnnnnn

1

J Vcc

血I14

□vcc

2

13

]4S

2AC

i

13

hie

3

12

]4a

2R1Z

3

Hid

斗

11

]4Y

2匚匸

4

J IF

5

10

]3D

2D匸

3

10

RE

&

号

]3A

2￥匚

6

9

□ ID

7

9

]av

<7NP 匚

7

JlY

Y AB+CD

IAC IB：

“匚

阳匚

2YC

\4

3 m

13

J 4B

12

3 4A

II

J4Y

10

□ 3B

斗

^1 3A

>■

3 1Y

Y A B(OC 门)

四、实验内容

四、实验内容

1、用与非门组成半加器，用异或门、与或非们、与非门组成全加器

被加数Ai

0

1

0

1

0

1

0

1

加数Bi

0

0

1

1

0

0

[1

1

前级进位Ci-1

0

0

0

0

1

1

1

1

和Si

0

1

1

0

1

0

[0

1

新进位Ci

0

0

0

1

0

1

1

1

实验结果填入下表中

实验结果填入下表中

1的个数为奇数时输出为1,

1的个数为奇数时输出为1,

LE&1

ZE>-.74LSB6D.-

ZE>-

.74LSB6D.

-K判 h Sfdte --

S5 ：'

真值表见下

OOOOOOOO

A

E

C D E F C

J H

000

0

0

0

■

00 1

C

0

1

1

0D2

0

1

&

1

003

0

1

1

[

004

1

0

0

1

005

1

0

1

0

0 06

1

1

0

[

007

1

1

1

1

▼

3、“ 74LS283'全加器逻辑功能测试

测试结果填入下表中

被加数A』a為山

0 1 1 1

1 0 0 1

加数际仏

0 0 0 1

0 1 1 1

前级进位C Q

0

1

0

1

和 SS=S1

1 0 0 0

1 0 0 1

0 0 0 0

0 0 0 1

新进位c s

0

0

1

1

实验数据与理论值相同

五、实验总结

1、通过自己设计运