随着通信技术的发展,电子产品需要处理的数据量越来越庞大,对信号的传输和存储提出了新的挑战。
而内存是用于缓存CPU所需要计算的数据,所有涉及到数据计算的产品必须使用的零件。
因此,内存的性能指标会直接影响CPU处理数据的效率。
针对越来越高的速率和容量要求,新的DDR规范不断推出。
DDR内存设计也变得越来越复杂, 尤其是在DDR4 的规范中,增加了BER=1E-16 条件下的眼图裕量要求。
这一要求通过常规的 Transient 仿真无法满足,需要基于统计算法的眼图分析才能完成。
仿真和测试配置也因此变得越来越繁琐,工程师往往需要花数小时的时间完成仿真所需的设置。
各种复杂性的增加, 使得将仿真和测试数据关联起来变得更加困难, 从而降低工程师了对设计的信心,进一步延长了故障排除周期,并可能错过最终的交付计划。
今天要讲解的是ADS2019 Update1.0版本新增的Memory Designer功能,该功能使开发人员能够轻松地完成 DDR 仿真所需的设置。
并将仿真数据自动进行一致性测试分析, 从而减少了完成产品开发工作所需的时间。
同时输出标准规范的测试报告。
本文试图通过下图中的实例,从流程上帮助工程师迅速掌握该功能的使用,限于实例本身的原因,无法充分展示ADS Memory Designer的完整功能。本文将使用图文+视频的形式,通过Step By Step的方式详细讲解ADS Memory Designer的使用流程,并提供对应的练习文件,供各位参考学习。
1
使用要求
1. 必须事先安装好以下软件:
◆ ADS2019 Updata1.0
◆ Keysight N8900A Infiniium Offline Oscilloscope Analysis Software.
◆Keysight N6462A/N6462B DDR4 Compliance Test Application 3.0 and higher.
◆ Matlab 运行库
所需软件下载地址
公众号后台回复关键字
“阿杜好帅”
2. ADS Workflow要在Options → Work Flow选择Signal ntegrity/Power Integrity
2
以后仿真为例,先要提取Layout文件中DDR信号的S参数
1. 导入设计好的Layout文件
2. 确认叠层参数已设置好