总结：计算机组成与设计（硬件／软件接口）－第四章 处理器

第四章 处理器

    这一章可以看到，处理器的数据通路和控制通路的设计，可以从指令集系统和对工艺基本特性的理解开始。在 4.3 节，可以看到了在指令集体系结构确定和决定使用单周期实现的基础上，如何构造 MIPS 处理器的数据通路。当然，背后的工艺也影响许多设计决策，如数据通路中哪些部件可用，以及单周期实现是否有意义等。

    流水线提高了吞吐率，但不能提高指令的内在执行时间；对某些指令而言，指令延迟与单周期实现的延迟类似。多发射增加了额外的允许每个时钟周期发射多条指令的数据通路硬件，但是却增加了有效延迟。为了减少简单的单周期实现数据通路的时钟周期，提出了流水线技术。相比之下，多发射关注于减少每条指令的时钟周期数。

    流水线和多发射都试着开发指令级并行。开发更高指令级并行的主要限制因素是存在数据相关的控制相关。在软硬件上都使用预测来调度和推测，是降低相关带来影响的主要手段。

    我们展示了将 DGEMM 的循环展开 4 次来开发指令级并行，利用 Core i7 的乱序执行机制可使性能提升一倍以上。

    希望我的总结可以帮助大家，感谢阅读我的博客！