数字IC必修之Verilog知识点——时序逻辑（sequential logic），锁存器，异步&同步触发器flipflops，N位移位寄存器，计数器，FSM三段式状态机

Lambor_Ma

于 2020-08-05 22:56:53 发布

阅读量820

点赞数 2

分类专栏： verilog 数字文章标签： verilog fpga

本文链接：https://blog.csdn.net/weixin_42664351/article/details/107820321

版权

21 篇文章 0 订阅

订阅专栏

15 篇文章 0 订阅

订阅专栏

Flip-Flops
asynchronous (异步中CDC)
synchronous(同步时钟)
时钟上升沿到来后，会产生的
FSMs:有限状态机
在同步时钟中一般用状态机来进行控制
——structural view(FFs separate from combinational logic)
——behavioral view(synthesis of sequencers)
Latch with Reset

第二个if没有else连接，所以当g=0时，Q锁存原来的值。
异步复位FF
同步reset/set
FF with Async & Sync Restn

在这里插入图片描述
7. N-bit shift register (N比特移位寄存器)

在这里插入图片描述
8. Counter 计数器

9. FSM

Mealy state machine: 输出取决于当前状态和当前输入

在这里插入图片描述

Moore: 输出只与现在状态有关

在这里插入图片描述

Moore Verilog FSM 三段式

在这里插入图片描述

判断转移状态的时候也能写成，next_state= (in)?`one1:`zero ;

Mealy Verilog FSM 三段式

在这里插入图片描述

关注

专栏目录