第一次使用uvm相关环境设置以及test_case的启动——UVM

zer0hz

已于 2022-01-20 20:41:23 修改

阅读量4.5k

点赞数 2

分类专栏： UVM 文章标签： systemverilog

于 2021-12-28 22:29:45 首次发布

本文链接：https://blog.csdn.net/weixin_42705678/article/details/122202207

版权

UVM 专栏收录该内容

13 篇文章 33 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了在SystemVerilog环境下使用UVM进行验证时，如何设置TB、Linux终端konsole、cshrc文件、makefile，以及如何将不同case传递给run_test。此外，还讲解了如何打印UVM拓扑结构和启动test_case，包括test_case的作用、base_test的实例化及启动方式。

摘要由CSDN通过智能技术生成

一、TB中需要改动的地方

//1、导入uvm库文件
import uvm_pkg::*;
`include "uvm_macros.svh"
//2、与sv中不一样的地方是他不会由new()的过程了
initial begin
  run_test();
end
//3、生成fsdb波形文件
initial begin
  $fsdbDumpfile