自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(2)
  • 收藏
  • 关注

原创 FPGA串口模块

一、串口接收模块module uart_rx #( parameter CLK_PERIOD = 0, parameter BAUD_RATE = 0, parameter CHECK_MODE = "NONE" )( input clk, input rst_n, input rxd, output reg rx_finish, output [7:0] data_r ); parameter BAUD_COUNTER = 1000_000_00

2022-04-05 17:46:00 406

原创 全局时钟资源的使用方法(摘自Xilinx FPGA开发实用教程一书)

全局时钟资源需要通过相关的器件原语调用,常用的时钟原语包括:全局时钟缓冲(IBUFG)、差分全局时钟缓冲(IBUFGDS)、全局缓冲(BUFG)、带时钟使能信号的全局缓冲(BUFGP)、全局时钟缓冲复用(BUFGMUX)、全局时钟延迟锁相环(BUFGDLL)、数字时钟管理单元(DCM)等。下面对其功能进行简单说明。IBUFG即输入全局缓冲,是与专用全局时钟输入引脚相连接的首级全局缓冲。所有从全局时钟引脚输入的信号必须经过IBUFG单元,否则在布局布线时会报错。IBUFGDS是IBUFG的

2022-03-10 10:35:36 531

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除