计算机组成原理自学笔记（四）

时隔几个星期又来整理一篇，过于断断续续，还是要积极向上一些的好。

---

存储器

主存的基本组成：

主存和cpu的联系：
cpu和主存的连接线分为三类:
数据总线：完成cpu和主存之间的信息传输，直接连在MDR寄存器上（双向，可读入或写出）
地址总线：连接在MAR寄存器和主存之间，给出了要访问的内存单元的地址空间（单向，从cpu送到主存）
控制总线：读出/写入，单向

主存中存储单元地址的分配：
（存储单元：存放一串二进制代码
存储字：存储单元中二进制代码的组合）
存储字长：存储单元中二进制代码的位数

假设：
存储字长 32bit （一次读/写 32位）
编制单位为字节 8bit
16进制 12345678 保持方式
一个存储字包含4个字节

	字节地址
字地址（存储字地址）
0		12	34	56	78
4
8

大端 高位字节地址为字地址

	字节地址
字地址
0		78	56	34	12
4
8

小端:低位字节地址为字地址

---

尴尬，坦率地讲补基础还是有些急功近利了，看了看自己本来就粗糙的笔记，发现还是过于走马观花了。为了确认自己的笔记的准确性，我又回看了一部分这块的视频，果然看第一次的质量太低了，现在就尴尬了。后续还是要买点相关书籍放手边，还是准备以后又东西可以参考，目前就按照我第一遍的笔记来吧……

---

Cache基本结构

cache读

cache写
cache和主存的一致性

• 写直达（write-through）
  • 即写入cache又写入主存，此时写操作时间就是访问主存的时间，cache块退出时，不需要对主存执行写操作，更新策略比较容易实现。
    • 优点：时刻保持cache内容与主存内容一致，并且当这个cache块从cache当中退出时，快的内容不需要再写入主存
    • 缺点：可能会造成CPU对同一个内存单元进行反复的写
• 写回法（write-back）
  • 只把数据写入cache，而不写入主存，当cache数据被替换出去时才写回主存；允许一段时间中cache的内容与主存的内容不一致，cpu对某一个内存单元执行写操作的时候，如果内存单元所在的块已经被取入到cache当中，就只对cache进行写对内存的内容不进行更新，直到cache块退出cache时再对内存进行写操作，无法保证cache与主存实时一致。在多处理器情况下，每个处理器都有自己的cache，内存的一个块，在各个处理期的cache当中都有副本，就会导致各个副本当中的一致性问题。

cache改进
1.增加cache的级数：
片载cache（片内cache，直接将cache模块放在cpu内部，甚至在cpu内部做两级的cache）
片外cache（在主板上增加大容量的cache）
现代处理器都是多核的，每一个核都有自己的cache，多个核还有公用的cache，因此现在的很多处理器至少都有3级cache
2.统一缓存和分立缓存
统一缓存:指令和数据放在一起
分离缓存：指令和数据分开缓存

**
参考：
单片机存储器结构
程序局部性原理

---

存储这一块其实东西还是蛮多的，但是我一开始比较关注的点还是希望能和应用挂上钩，很多更深入的东西我也是粗略的过了一遍。现在就很尴尬，感觉了解的东西还是太肤浅了，离我预期想要达到的效果还是差的有点多……但不管咋样多少还是有些收获，后续慢慢爬坑慢慢摸索吧。另外这种笔记还是太水了一点，后面操作系统的笔记还是应该用思维导图的方式比较好