FPGA学习笔记
Devin—指尖上的舞动
这个作者很懒,什么都没留下…
展开
-
Verilog的可综合与不可综合
所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf,not,bufif0,bufif1,notif0,notif1,if,inout,input,instantitation,module,negedge,posedge,operators,output,parameter。...转载 2022-07-05 11:31:15 · 1063 阅读 · 0 评论 -
RTL行为级仿真、综合后门级功能仿真和时序仿真
RTL行为级仿真、综合后门级功能仿真和时序仿真转载 2022-07-04 15:15:38 · 854 阅读 · 1 评论 -
可综合的Verilog模块设计中,必须遵守的8条原则
可综合的Verilog模块设计中,必须遵守的8条原则,有助于消除竞争冒险现象。原创 2022-07-02 14:48:36 · 337 阅读 · 0 评论 -
Verilog 的层次化事件队列+阻塞赋值与非阻塞赋值理解
对Verilog 的层次化事件队列的一些理解,根据事件队列对阻塞赋值与非阻塞赋值的理解。原创 2022-06-29 10:48:10 · 559 阅读 · 1 评论 -
Verilog中的always块
Verilog中的always块个人理解原创 2022-06-20 15:05:21 · 797 阅读 · 0 评论