- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA状态机跑飞问题
2.状态机跳转的判断条件不充分，大多数情况下就是a = 1，b = 16‘haabb同时发生时，或者再加上一些其他的判断条件，列举不充分，这样的话，状态机会跑飞。上面的举例太过随意，通俗一点讲就是你给了状态机有些模棱两可，或者还有其他可能性的判断条件，状态机不知道该怎么跳了。大概就是这么个意思，你自己都不确定的情况，就分开列出来，给状态机一个明显的跳变条件。解决办法：异步时钟给过来的信号用状态机使用的时钟打两拍，用打拍后的信号；1.异步时钟信号引起；
2024-07-10 16:58:11
167
原创 vivado烧写bit异常
方法：连接下载器时选择open target，而不是auto connect，进去之后，在扫描到芯片的页面设置一下速度，一般设置3-10m就可以（硬件设计的时候，电压给的不太对，会影响连接速度）方法：可以使用较高的下载器速度去烧写bit，烧写完成之后，按照1的步骤去降低下载器速度，建议降低到ila速度的一半以下。3.这个问题一般在ila时钟比较低，大概的情况就是和下载器速度差不多，或者低于下载器速度会出现，具体报错暂时无截图。这种错误一般可以通过降低下载器速度。4.vivado版本问题。
2024-07-10 16:37:38
197
原创 FPGA非常规升级程序办法--STARTUP原语
程序实现的大体思路就是，来自外部的bin文件包（若有ddr3类似的缓存可一次全部写入）写入ram，由软核读取该数据包，并通过axi_quad_spi模块控制写入挂载在被升级FPGA上的flash中，写完一包后，由软核通知外部控制器发送下一包数据，直到配置完成。2、由另一个芯片去控制存储FPGA程序的flash读写，如加一块A7芯片，将其他接口发过来的bin文件写入flash中，在上电时将数据读出来，送入被升级FPGA的启动引脚，完成程序升级。写在最后，没时间细写，将就着看，主要是提供一个思路。
2023-12-14 14:45:46
540
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人