第一章
-
有些计算机将一部分软件永恒地存于只读存储器中,称之为()
A.硬件 B.软件
C.固件 D.辅助存储器 -
输入、输出装置以及外界的辅助存储器称为()
A.操作系统 B.存储器
C.主机 D.外围设备 -
完整的计算机系统包括()
A.运算器、存储器、控制器 B.外部设备和主机
C.主机和实用程序 D.配套的硬件设备和软件系统 -
计算机的存储系统是指()
A.RAM存储器 B.ROM存储器
C.主存 D.主存和辅存 -
用以指定待执行指令所在地址的是()
A.指令寄存器 B.数据计数器
C.程序计数器 D.累加器 -
计算机与日常使用的袖珍计算器的本质区别在于()
A.运算速度的高低 B.存储器容量的大小
C.规模的大小 D.自动化程度的高低 -
冯.诺伊曼机工作方式的基本特点是()
A.多指令流单数据流 B.按地址访向并顺序执行指令
C.堆栈操作 D.存储器按内容选择地址 -
用户与计算机通信的界面是()
A. CPU B.外围设备
C.应用程序 D.系统程序 -
只有当程序要执行时,它才会去将源程序翻译成机器语言,而且一次只能读取、翻译并执行源程序中的一行语句,此程序称为()
A.目标程序 B.编译程序
C.解释程序 D.汇编程序 -
“容量为640K存储器"是指下列()
A.640x103 字节的存储器 B.640x103位的存储器
C. 640x210位的存储器 D.640x210字节的存储器 -
计算机存储数据的基本单位为()
A.比特( Bit) B.字节(Byte)
C.字组(Word) D.以上都不对 -
计算机中()负责指令译码
A.算术逻辑单元 B.控制单元
C.存储器译码电路 D.输人输出译码电路 -
下列()不属于系统程序。
A.数据库系统 B.操作系统
C.编译程序 D.编辑程序
第二章
-
下面四种语言中,()更适应网络环境
A、FORTRAN B、Java
C、C D、PASCAL -
下列叙述中正确的是()
A.终端是计算机硬件的一部分,好比电视中的小屏幕 B. ALU是代数逻辑单元的缩写
C.导航用计算机属于一般用途计算机 D.80386处理器可以作为微型机的CPU -
目前被广泛使用的计算机是()。
A、数字计算机
B、模拟计算机
C、数字模拟混合式计算机
D、特殊用途计算机 -
计算机辅助设计的英文缩写是()
A、CAI B、CAM C、CAD D、CAE -
下列()是计算机辅助教学的英文缩写
A、CAI B、CAM C、CAD D、CAE -
个人计算机(PC)属于()类计算机。
A、小型机 B、超级计算机 C、微型计算机 D、大型计算机 -
下列()是16位微处理器
A、Zilog Z80 B、Intel 8080 C、Intel 8086 D、Mos Technology 6502 -
目前大部分的微处理器使用的半导体工艺称为()
A、TTL B、CMOS C、ECL D、DMA -
将许多电子元件集成在一片芯片上称为IC(Integrated Circuit 集成电路),它可分为SSI、MSI、LSI、VLSI。
-
操作系统最早出现在第三代计算机上。
第三章-总线
-
计算机使用总线结构便于增减外设,同时()。
A、减少了信息传输量
B、提高了信息的传输速度
C、减少了信息传输线的条数
D、上述各项均不对 -
计算机使用总线结构的主要优点是便于实现积木化,缺点是()。
A、地址信息、数据信息和控制信息不能同时出现 B、地址信息与数据信息不能同时出现
C、两种信息源的代码在总线中不能同时传送 D、上述各项均不对 -
总线中地址线的作用是()。
A、只用于选择存储器单元
B、由设备向主机提供地址
C、用于选择指定存储器单元和I/O设备接口电路的地址
D、上述各项均不对 -
所谓三总线结构的计算机是指()。
A、地址线、数据线和控制线三组传输线
B、I/O总线、主存总线和DMA总线三组传输线
C、I/O总线、主存总线和系统总线三组传输线
D、上述各项均不对 -
以下描述PCI总线的基本概念中,正确的是()。
A、PCI总线是一个与处理器时钟频率无关的高速外部总线
B、PCI总线需要人工方式与系统配置
C、系统中只允许有一条PCI总线
D、上述各项均不对 -
连接计算机与计算机之间的总线属于()总线。
A、内 B、系统 C、通信 D、上述各项均不对 -
在三种集中式总线控制中,独立请求方式响应时间最快,是以()为代价的。
A、增加控制线数 B、增加处理机的开销和增加控制线数 C、增加处理机的开销 -
“总线忙”信号的建立者是()。
A、获得总线控制权的设备 B、发出”总线请求“信号的设备
C、总线控制器 D、CPU -
总线中数据信号和地址信号用一组线路传输,这种传输方式称为()。
A、串行传输 B、并行传输
C、复用传输 D、上述各项均不对 -
关于总线的叙述,以下正确的是()。
I、总线忙信号由总线控制器建立
II、计数器定时查询方式不需要总线同意信号
III、链式查询方式、计数器查询方式、独立请求方式所需控制线路由少到多排序是:链式查询方式、独立请求方式、计数器查询方式
A. I、III
B. II、III
C. 只有III
D. 只有II -
总线复用方式可以()。
A、提高总线的传输带宽 B、增加总线的功能
C、减少总线中信号线的数量 D、上述各项均不对 -
不同的信号共用一组信号线,分时传送,这种总线传输方式是()。
A、并发 B、并行 C、复用 D、上述各项均不对 -
下列()总线是显示卡专用的局部总线。
A、USB B、AGP C、PCI D、上述各项均不对 -
计算机之间的远距离通信除了直接由网卡经网线传输外,还可用()总线通过载波电话线传输。
A、USB B、PCI C、RS-232 D、上述各项均不对 -
一个工作频率为400MHz的32位总线带宽是()。
A、400 B、800 C、1600 D、3200 -
假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期共占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是()。
A、10MB/s B、20MB/s
C、40MB/s D、80MB/s -
在总线上,同一时刻()。
A、只能有一个主设备控制总线传输操作 B、只能有一个从设备控制总线传输操作
C、只能有一个主设备和一个从设备控制总线传输操作 D、可以有多个主设备控制总线传输操作 -
挂接在总线上的多个部件()。
A、只能分时向总线定时发送数据,并只能分时从总线接收数据
B、只能分时向总线定时发送数据,但可同时从总线接收数据
C、可同时向总线发送数据,并同时从总线接收数据
D、可同时向总线发送数据,但只能分时从总线接收数据 -
Plug and Play的含义是即插即用。EISA和PCI总线标准具有这种功能。
-
每个总线部件一般都配有三态门电路,以避免总线访问冲突,当某个部件不占用总线时,由该电路禁止向总线输出信息。
-
总线同步通信影响总线效率的原因是必须按最慢速度的部件来设计公共时钟。
-
单向总线只能将信息从总线一端传到另一端,不能反向传输。
例 3.1 假设总线的时钟频率为 100MHz,总线的传输周期为 4 个时钟周期,总线的宽度为32 位,试求总线的数据传输率。若想提高一倍数据传输率,可采取什么措施?
解:根据总线时钟频率为 100MHz,得
1个时钟周期为 1/100MHz = 0.01μs
总线传输周期为 0.01μs×4 = 0.04μs
由于总线的宽度为 32 位 = 4B(字节)
故总线的数据传输率为 4B/(0.04μs)= 100MBps
若想提高一倍数据传输率,可以在不改变总线时钟频率的前提下,使数据线宽度改为 64 位,也可以仍保持数据宽度为 32 位,但使总线的时钟频率增加到 200MHz。
例 3.2 在异步串行传输系统中,假设每秒传输 120 个数据帧,其字符格式规定包含 1 个起始位,7 个数据位,1 个奇校验位,1 个终止位,试计算波特率。
解: 根据题目给出的字符格式,一帧包含 1+7+1+1=10 位
故波特率为(1+7+1+1)×120=1200bps=1200 波特
第四章-存储器
- 下述说法中()是正确的。
A、半导体RAM信息可读可写,且断电后仍能保持记忆
B、半导体RAM是易失性RAM,而静态RAM中的存储信息是不易失的
C、半导体RAM是易失性RAM,而静态RAM只有在电源不掉电时,所存信息是不易失的
D、以上选项都不对
半导体RAM中有MOS管,MOS管必须通电,所以半导体存储器断电后信息易失
-
下述说法中()是正确的。
A、EPROM是可改写的,是随机存储器的一种
B、EPROM是可改写的,但它不能作为随机存储器
C、EPROM只能改写一次,故不能作为随机存储器
D、以上说法都不对 -
下列各类存储器中,不采用随机存取方式的是()。
A、EPROM B、CD-ROM C、DRAM D、SRAM -
磁盘属于()类型的存储器。
A、随机存取存储器(RAM) B、只读存储器(ROM) C、顺序存取存储器(SAM) D、直接存取存储器(DAM) -
主存储器和CPU之间增加高速缓冲存储器的目的是()。
A、解决CPU与主存之间的速度不匹配问题
B、扩大主存储器的容量
C、扩大CPU中通用寄存器的数量
D、既扩大主存容量又扩大CPU通用寄存器数量 -
某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用()。
A、RAM B、ROM C、RAM和ROM D、都不对
-
在下列几种存储器中,CPU不能直接访问的是()。
A、硬盘 B、内存 C、Cache D、寄存器 -
同外存储器相比,内存储器的特点是()。
A、容量大、速度快、成本低 B、容量大、速度慢、成本高
C、容量小、速度快、成本高 D、容量小、速度快、成本低 -
计算机的存储器采用分级方式是为了()。
A、方便编程 B、解决容量、速度、价格三者之间的矛盾
C、保存大量数据方便 D、操作方便 -
计算机的存储器系统是指()。
A、RAM B、ROM C、主存储器 D、Cache、主存储器和外存储器 -
存储器分层体系结构中,存储器从速度最快到最慢的排序是()。
A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache
C、寄存器-Cache-辅存-主存 D、寄存器-Cache-主存-辅存 -
下列存储器中存取方式为顺序存取的是()。
A、硬盘 B、光盘 C、软盘 D、磁带 -
采用虚拟存储器的主要目的是()。
A、提高主存储器的存取速度 B、扩大主存储器的存储空间,并能进行自动管理和调度
C、提高外存储器的存取速度 D、扩大外存储器的存储空间 -
虚拟存储器中,程序正在执行时,由()完成地址映射。
A、编译系统 B、装入程序 C、操作系统 D、专用程序 -
某一RAM芯片,其容最为512×8位,除电源和接地端外,该芯片引出线的最少数目是()。
A、21 B、17 C、19 D、20 -
同动态MOS存储器比较,双极型半导体存储器的性能是()。
A、集成度低,存取周期快,位平均功耗大 B、集成度低,存取周期慢,位平均功耗小
C、集成度高,存取周期快,位平均功耗小 D、集成度高,存取周期慢,位平均功耗大 -
下列几种存储器中,()是易失性存储器。
A、Cache B、EPROM C、Flash Memory D、CD-ROM -
存储器DRAM中之D代表()。
A、Digital B、Data C、Dynamic D、Drive -
下列说法中,正确的是()。
A、半导体RAM信息可读可写,且断电后仍能保持记忆
B、DRAM是易失性RAM,而SRAM中的存储信息是不易丢失的
C、半导体RAM是易失性RAM,但只要电源不断电,所存信息是不丢失的
D、半导体RAM是非易失性的RAM -
DRAM的刷新是以()为单位的。
A、存储单元 B、行 C、列 D、存储字 -
U盘属于()类型的存储器。
A、高速缓存 B、主存 C、只读存储器 D、随机存取存储器 -
动态RAM采用下列哪种刷新方式时,不存在死时间()。
A、集中刷新 B、分散刷新 C、异步刷新 D、都不对 -
某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K╳8位的ROM芯片和4K╳4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是()。
A、1,15 B、2,15 C、1,30 D、2,30 -
假定用若干个2K╳4位的芯片组成一个8K╳8位的存储器,则地址0B1FH所在芯片的最小地址是()。
A、0000H B、0600H C、0700H D、0800H -
80386DX是32位系统,以4个字节为编址单位,当在该系统中用8KB(8K╳8位)的存储芯片构造32KB的存储体时,应完成存储器的()设计。
A、位扩展 B、字扩展 C、字位扩展 D、字位均不扩展 -
地址总线A0(高位)~A15(低位),用4K╳4位的存储芯片组成16KB存储器,则产生片选信号的译码器的输入地址线应该是()。
A、A2A3 B、A0A1 C、A12A13 D、A14A15 -
若内存地址区间为4000H~43FFH,每个存储单元可存储16位二进制数,该内存区域用4片存储器芯片构成,则构成该内存所用的存储器芯片的容量是()。
A、512╳16位 B、256╳8位 C、256╳16位 D、1024╳8位 -
内存按字节编址,地址从90000H到CFFFFH,若用存储容量为16K╳8位的芯片构成该内存,至少需要的芯片数是()。
A、2 B、4 C、8 D、16
CFFFF-90000+1=40000,即256KB,若用存储容量为16K×8bit芯片则需芯片数=(256K×8)/(16k×8)=16(片)。
采用字扩展的方法,用若干存储芯片构成一个存储器。
用地址范围的末地址减去首地址再加1,就可以方便地计算出存储空间的大小。
-
若片选地址为111时,选定某一32K╳16的存储芯片工作,则该芯片在存储器中的首地址和末地址分别人()。
A、00000H,01000H B、38000H,3FFFFH
C、3800H,3FFFH D、0000H,0100H -
若单译码方式的地址输入线为6,则译码输出线有()根,那么双译码方式有输出线()根。
A、64,16 B、64,32
C、32,16 D、16,64
单译码方式的地址输入线有6根,则有64个译码输出线。
双译码方式:有两个译码器(X地址译码器、Y地址译码器),X和Y两个方向译码器的输出线在存储体内部的一个记忆单元上交叉,以选择对应的记忆单元。在本题中,X和Y各有3为,则一共有16根。
-
双端口RAM在()情况会发生读/写冲突。
A、左端口和右端口的地址码不同 B、左端口和右端口的地址码相同
C、左端口和右端口的数据码不同 D、左端口和右端口的数据码相同 -
交叉存储器实际上是一种()的存储器,它能()执行多个独立的读/写操作。
A、模块式,并行 B、整体式,并行
C、模块式,串行 D、整体式,串行 -
已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采用低位交叉编址的多模块存储器时,存储体数应()。
A、小于11 B、等于11 C、大于11 D、大于或等于11 -
某机器采用四体低位交叉存储器,现分别执行下述操作:①读取6个连续地址单元中存放的存储字,重复80次;②读取8个连续地址单元中存放的存储字,重复60次。则①、②所花费的时间之比为()。
A、1:1 B、2:1 C、4:3 D、3:4
假设存储器的存取周期为T,(1)的情况下,连续读取6个存储字需时T+(6-1)×(T/4)=2.25T,但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取,故(1)共需时3T×(80-1)+2.25T=239.75T;(2)的情况同理,一轮读取需时T+(8-1)×(T/4)=2.75T,但开始下一轮读取需3T时间后,故(2)共需时3T×(60-1)+2.75T-179.75T;综合上述分析,(1)、(2)所花时间之比约为4:3。
-
某计算机的Cache共有16块,采用二路组相联映射方式(即每组2块),每个主存块大小为32字节,按字节编址,主存129号单元所在主存块应装入到的Cache组号是()。
A、0 B、2 C、4 D、6 -
假设某计算机按字编址,Cache有4个行,Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空,采用2路组相联映射方式和LRU替换策略,访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时,命中Cache的次数是()。
A、1 B、2 C、3 D、4 -
当访问Cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中,传送和写入信息的数据宽度各为()。
A、块、页 B、字、字 C、字、块 D、块、块 -
有效容量为128KB的Cache,每块16字节,采用8路组相联,字节地址为1234567H的单元调入该Cache,则其Tag应为()。
A、1234H B、2468H C、048DH D、12345H -
某存储系统中,主存容量是Cache容量的4096倍,Cache被分为64个块,当主存地址和Cache地址采用直接映射方式时,地址映射表的大小就为()。(假设不考虑一致维护和替换算法位)
A、6╳4097bit B、64╳12bit
C、6╳4096bit D、64╳13bit
主存是Cache的4096=212,得出高位主存块的标记是12位。
由括号中的补充知道,只需要再加一位基本的有效位即可。 因此,一个Cache快需要13bits进行标识。
总共是64块,得出64 * 13bit的答案。
- 若由高速缓存、主存、硬盘构成的三级存储体系,则CPU访问该存储系统时发送的地址为______。
A、高速缓存地址 B、虚拟地址
C、主存物理地址 D、磁盘地址
当CPU访存时,先要到Cache中查看该主存地址是否在Cache中,所以发送的是主存物理地址。只有在虚拟存储器中,CPU发出的才是虚拟地址,这里并没有指出是虚拟存储系统。磁盘地址是外存地址,外存中的程序由操作系统调入主存中,然后在主存中执行的,因此CPU不可能直接访问磁盘。
-
一个四体并行低位交叉存储器,每个模块的容量是64K╳32位,存取周期为200ns,总线周期为50ns,在下述说法中()是正确的。
A、在200ns内,存储器能向CPU提供256位二进制信息
B、在200ns内,存储器能向CPU提供128位二进制信息
C、在50ns内,每个模块能向CPU提供32位二进制信息
D、以上都不对 -
某32位计算机的Cache容量为16KB,Cache行的大小为16KB,若主存与Cache地址映射采用直接映射方式,则主存地址为0x1234E8F8的单元装入Cache的地址是()。
A、00010001001101
B、01000100011010
C、10100011111000
D、11010011101000
第六章-计算机的运算方法
-
对真值0表示形式唯一的机器数是()。
A、原码 B、补码和移码
C、反码 D、以上都不对 -
在整数定点机中,下述说法正确的是()。
A、原码和反码不能表示-1,补码可以表示-1
B、三种机器数均可表示-1
C、三种机器数均可表示-1,且三种机器数的表示范围相同
D、以上都不对 -
在小数定点机中,下述说法正确的是()。
A、只有补码能表示-1
B、只有原码不能表示-1
C、三种机器数均不能表示-1
D、以上都不对 -
当用一个16位的二进制数表示浮点数时,下列方案中最好的是()。
A、阶码取4位(含阶符1位),尾数取12位(含数符1位)
B、阶码取5位(含阶符1位),尾数取11位(含数符1位)
C、阶码取8位(含阶符1位),尾数取8位(含数符1位)
D、阶码取6位(含阶符1位),尾数取10位(含数符1位) -
将一个十进制数x=-8192表示成补码时,至少采用()位二进制代码表示。
A、13 B、14 C、15 D、16 -
[x]补=1.000…0,它代表的真值是()。
A、-0 B、-1 C、+1 D、+0 -
当[x]反 =1.1111时,对应的真值是()
A、-0 B、–15/16 C、–1/16 D、+0 -
计算机中所有信息以二进制表示,其主要理由是()
A. 节省器材 B. 运算速度快 C. 物理器件性能所致 D. 以上都不对 -
若要表示0~999中的任意一个十进制数,最少需要()位二进制数。
A. 6 B. 8 C. 10 D. 1000 -
补码10110110代表的是十进制负数()。
A. -74 B. -54 C. -68 D. -48 -
若9BH表示移码(含1位符号位),其对应的十进制数是()
A. 27 B. -27 C. -101 D. 101 -
大部分计算机内的减法是用( )实现
A. 将被减数加到减数中 B. 从被减数中减去减数
C. 补数的相加 D. 从减数中减去被减数 -
补码加减法是指()。
A. 操作数用补码表示,两数相加减,符号位单独处理,减法用加法代替
B. 操作数用补码表示,符号位和数值位一起参加运算、结果的符号与加减相同
C. 操作数用补码表示,连同符号位直接相加减,减某数用加负某数的补码代替,结果的符号在运算中形成
D. 操作数用补码表示,由数符决定两数的操作,符号位单独处理 -
在原码两位乘中,符号位単独处理,参加操作的数是()。
A 原码 B 补码 C 绝对值 D 绝对值的补码 -
在原码加减交替除法中,符号位单独处理,参加操作的数是()。
A. 原码 B. 绝对值 C. 绝对值的补码 D. 补码 -
在下述有关不恢复余数法何时需恢复余数的说法中,()是正确的。
A. 最后一次余数为正时,要恢复一次余数
B. 最后一次余数为负时,要恢复一次余数
C. 最后一次余数为0时,要恢复一次余数
D. 任何时候都不恢复余数 -
在浮点机中,下列说法()是正确的。
A. 尾数的第一数位为1时,即为规格化形式
B. 尾数的第一数位与数符不同时,即为规格化形式
C. 不同的机器数有不同的规格化形式
D. 尾数的第一数位为0时,即为规格化形式 -
在浮点机中,判断原码规格化形式的原则是()
A. 尾数的符号位与第一数位不同 B. 尾数的第一数位为 1 , 数符任意
C. 尾数的符号位与第一数位相同 D. 阶符与数符不同 -
在浮点机中,判断补码规格化形式的原则是()
A. 尾数的第一数位为1, 数符任意 B. 尾数的符号位与第一数位相同
C. 尾数的符号位与第一数位不同 D. 阶符与数符不同 -
运算器由许多部件组成,其核心部分是()。
A. 数据总线 B. 算术逻辑运算单元
C. 累加寄存器 D. 多路开关 -
定点运算器用来进行()。
A. 十进制数加法运算 B. 定点运算
C. 浮点运算 D. 既进行浮点运算也进行定点运算 -
串行运算器结构简单,其运算规律是()
A. 由低位到高位先行进行进位运算
B. 由高位到低位先行进行借位运算
C. 由低位到高位逐位运算
D. 由高位到低位逐位运算 -
计算机中表示地址时,采用()
A. 原码 B. 补码 C. 反码 D. 无符号数 -
浮点数的表示范围和精度取决于()
A. 阶码的位数和尾数的机器数形式
B. 阶码的机器数形式和尾数的位数
C. 阶码的位数和尾数的位数
D. 阶码的机器数形式和尾数的机器数形式 -
在浮点机中( )是隐含的。
A. 阶码 B. 基数 C. 尾数 D. 数符 -
在规格化的浮点数表示中,保持其他方面不变.将阶码部分的移码表示改为补码表示,将会使数的表示范围( )
A.增大 B.减小 C.不变 D.以上都不对 -
芯片74181可完成( )
A. 16种算术运算 B.8种算术运算和8种逻辑运算
C. 16种逻辑运算 D. 16种算术运算和16种逻辑运算 -
在补码定点加减运算器中,无论采用单符号位还是双符号位,必须有溢出判断电路它一般用( )实现
A. 与非门 B. 或非门 C. 异或门 D. 与或非门 -
在运算器中不包含( )
A.状态寄存器 B.数据总线 C.ALU D.地址寄存器 -
当定点运算发生溢出时,应( )
A. 向左规格化 B. 向右规格化
C. 发出出错信息 D. 舍入处理 -
在定点补码运算器中 ,若采用双符号位,当( )时表示结果溢出。
A. 双符号位相同 B. 双符号位不同
C. 两个正数相加 D. 两个负数相加 -
浮点数舍入处理的方法除了0舍1入法外,还有()法。
A 末位恒置“0” B 末位加1
C 末位恒置“1” D 末位减1 -
如果采用0舍1入法进行舍入处理,则0.01010110011舍去最后一位后,结果为( )
A 0.0101011001
B 0.0101011010
C 0.0101011011
D 0.0101011100 -
如果采用末位恒置1法进行舍入处理,则0.01010110011舍去最后一位后,结果为( )
A 0.0101011001
B 0.0101011010
C 0.0101011011
D 0.0101011100 -
在浮点数加减法的对阶过程中( )
A. 将被加(减)数的阶码向加(减)数的阶码看齐
B. 将加(减)数的阶码向被加(减)数的阶码看齐
C. 将较大的阶码向较小的阶码看齐
D. 将较小的阶码向较大的阶码看齐 -
在浮点数中,当数的绝对值太大,以至于超过所能表示的数据时,称为浮点数的( )
A. 正上溢 B. 上溢 C. 正溢 D. 正下溢 -
在浮点数中,当数的绝对值太小,以至于小于所能表示的数据时,称为浮点数的
A. 正下溢 B. 下溢 C. 负溢 D. 负上溢
第七章-指令系统
-
指令系统中采用不同寻址方式的主要目的是 ( )
A. 简化指令译码
B. 提高访存速度
C. 缩短指令字长,扩大寻址空间,提高编程灵活性
D. 其余都不对 -
一地址指令中,为完成两个数的算术运算,除地址译码指明的一个操作数外,另一个数常采用()。
A. 堆栈寻址方式
B. 立即寻址方式
C. 隐含寻址方式 -
操作数在寄存器中的寻址方式称为()寻址。
A. 直接 B. 寄存器 C. 寄存器间接 -
寄存器间接寻址方式中,操作数在()中。
A. 通用寄存器 B. 堆栈 C. 主存单元 -
程序控制类指令的功能是()
A. 进行主存和CPU之间的数据传送
B. 进行CPU和设备之间的数据传送
C. 改变程序执行的顺序 -
运算型指令的寻址和转移型指令的寻址不同点在于()
A. 前者取操作数,后者决定程序转移地址
B. 前者是短指令,后者是长指令
C. 后者是短指令,前者是长指令 -
一条指令中包含的信息有()
A. 操作码、控制码 B. 操作码、向量地址
C. 操作码、信息码 D. 操作码、地址码 -
为了缩短指令中地址码的位数, 应采用()寻址。
A. 立即数 B. 寄存器 C. 直接 -
设机器字长为16位,存储器按字编址,对于单字长指令而言,读取该指令后,PC值自动加()
A. 1 B. 2 C. 4 -
设机器字长为16位,存储器按字节编址,CPU读取一条单字长指令后,PC值自动加()
A. 1 B. 2 C. 4 -
设机器字长为16位,存储器按字节编址,设PC当前值为l000H,当读取一条双字长指令后,PC值为()
A. 1001H B. 1002H
C. 1003H D. 1004H -
转移指令的主要操作是:
A. 改变程序计数器PC的值 B. 改变地址寄存器的值
C. 改变程序计数器的值和堆栈指针SP的值 -
子程序调用指令完整的功能是:
A. 改变程序计数器PC的值 B. 改变地址寄存器的值
C. 改变程序计数器的值和堆栈指针SP的值 -
子程序返回指令完整的功能是:
A. 改变程序计数腊的值 B. 改变堆栈指针SP的值
C. 从堆栈中恢复程序计数器的值 -
单字长指令可加快取指令的速度。( √ )