![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
老白416396571
这个作者很懒,什么都没留下…
展开
-
学海无涯之FPGA
reg 信号赋值问题if(~ncs) //片选 begin if(err_count) err_count <= 0; if(clear_flag) clear_flag <=0; case (rec_status) 2'b00: begin ......这样err_count 和 clear_flag 清零没问题if(~ncs) //片选 begin err_count <= 0;原创 2021-04-25 09:06:19 · 77 阅读 · 0 评论 -
wire与reg的区别?什么时候用wire?什么时候用reg?(转)
wire与reg的区别?什么时候用wire?什么时候用reg?简单来说硬件描述语言有两种用途:1、仿真,2、综合。对于wire和reg,也要从这两个角度来考虑。从仿真的角度来说,HDL语言面对的是编译器(如Modelsim等),相当于软件思路。这时:wire对应于连续赋值,如assignreg对应于过程赋值,如always,initial从综合的角度来说,HDL语言面对的是综合器(如DC等),要从电路的角度来考虑。这时:1、wire型的变量综合出来一般是一根导线;2、reg变量在al原创 2020-11-24 10:09:30 · 1462 阅读 · 0 评论