Verilog进阶教程
文章平均质量分 95
不讲简单语法,讲verilog-2005的新特性
张江打工人
CSDN2022博客之星TOP20|阿里云专家博主|知乎同名|芯片设计security&DMA专家
展开
-
【Verilog高级教程】换种方式定义位宽,解读“+:“
本文介绍了在 Verilog 中常见的位宽定义方式以及新引入的":+" 和 "-:" 语法。在常规位宽定义方式中,推荐使用 [msb_expr:lsb_expr] 的整数指定方式来定义位宽,以提高代码的可读性。然后,详细介绍了":+" 和 "-:" 的使用方法和规则,并通过示例代码解释了它们的工作原理和应用场景。最后,强调了这种新语法在简化大位宽设计中的重要性,以及提高代码可读性和可维护性的优势。原创 2024-01-27 14:39:15 · 2418 阅读 · 1 评论 -
case语句还能这么用,它的综合结果你会了吗?【Verilog高级教程】
case语句的四种综合结果分析,并行结果,串行结果,锁存器和不可综合原创 2022-07-29 08:30:00 · 4318 阅读 · 2 评论 -
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|
收录近500篇数字IC博客文章!DEMO版!方向:数字IC学习路线,通用技能篇,数字电路,硬件描述语言(Verilog),linux操作系统,C语言微机原理,汇编语言,计算机组成原理,计算机体系架构,STA,SystemVerilog,UVM, SVA,信号与系统,数字信号处理,总线、接口与协议,UART,SPI,I2C,脚本语言,工具使用,芯片架构,芯片种类,芯片安全,低功耗设计,芯片求职,求职方法论,笔试面经,CPU,GPU,ASIC,SOC,FPGA,ARM,AMBA,RISCV。.........原创 2022-06-28 08:01:24 · 123164 阅读 · 145 评论 -
芯片人必会的task与function区别详解【Verilog高级教程】
function与task的区别详解原创 2022-06-05 16:10:27 · 4133 阅读 · 3 评论 -
通俗易懂的带你解读inout双向端口【Verilog高级教程】
通俗易懂的理解Verilog中inout双向端口的作用,综合结果和赋值方法原创 2022-05-28 16:03:09 · 9142 阅读 · 0 评论 -
玩转parameter与localparameter,这篇文章就够了【Verilog高级教程】
什么是parameter,声明parameter,如何修改parameter的值,defparam语句修改parameter值,例化端口时修改parameter的值,parameter与localparameter的区别。原创 2022-05-13 10:37:17 · 3369 阅读 · 0 评论 -
放学前的最后几分钟,看懂monitor系统函数【Verilog高级教程】
monitor系统函数是什么,monitor的使用方法,monitor,display,strobe的区别,monitor实例原创 2022-04-12 10:16:59 · 3116 阅读 · 1 评论 -
一把王者的时间,学会generate语句【Verilog高级教程】
generate的作用,generate的分类Generate的用法,Loop-generate案例,Conditional-genertate案例,if-generate案例,case-generate案例,generate可能出现的错误,genvar声明变量的重复使用,generate_instance的名称与其他声明冲突,generate练习与参考。......原创 2022-03-17 10:22:50 · 7960 阅读 · 0 评论 -
玩转UDP用户原语,这篇文章就够了【Verilog高级教程】
UDP用户原语(User-defined primitives)UDPs写在前面什么是UDP用户原语,组合逻辑UDP,时序逻辑UDP,UDP的初始化,UDP的符号表原创 2022-03-16 09:23:17 · 2909 阅读 · 0 评论 -
位宽计算的系统函数$clog2,这些是你需要知道的【Verilog高级教程】
如何使用$clog2进行位宽计算,什么是$clog2,$clog2的优势和案例,Xlinix老版本开发套件的错误,其他math functions往期【Verilog】高级教程文章。原创 2022-03-15 09:24:23 · 18179 阅读 · 5 评论 -
灭霸打个响指的功夫,看懂Verilog多维数组【Verilog高级教程】
Verilog,wire型reg型与其他类型的多维数组,数组赋值的要求,数组的引出。本专栏旨在学习并提供有关Verilog硬件描述语言中非基础性的高阶语法特性知识聚焦Verilog-2005,即“IEEE Std 1364™-2005”的有关内容......原创 2022-03-14 11:09:19 · 9101 阅读 · 7 评论