自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(18)
  • 收藏
  • 关注

原创 MIPI I3C V1.1.1版本协议解读(二)

本篇以MIPI I3C V1.1.1协议版本进行解读,重点讲解SDR模式,不涉及第二主机、CR功能和HDR模式。

2026-06-15 00:04:21 239

原创 I3C协议介绍(一)

该文章主要介绍I3C协议,大部分来自于协议的中文翻译,用于I3C的使用。

2026-06-01 01:31:12 377

原创 FMC介绍一(器件)

★FMC可以对接不同类型的存储器,包括SRAM, SDRAM, NAND_FLASH, NOR_FLASH;★NAND FLASH存储单元以Page为单位进行编程(1Page为512Byte, 2KB,4KB,具体见官方数据手册)★块是擦除的最小单位,块是多个页组成。★NAND FLASH存在多次擦写出现错误等问题,采用ECC来检测和纠正bit错误。1、以为例,它有65536个Pages组成,每个Page有2048个字节。擦除按照128KB的大小。

2026-01-14 00:35:11 730

原创 Verilog建模驱动强度分析

仿真中出现的一种x态问题分析,涉及verilog驱动模型。

2025-10-28 23:59:59 390

原创 eMMC总线协议分析(二)

而剪切为了解决这个问题进行重映射(“异地更新”策略),它可以直接更新映射表,将新的逻辑地址指向数据所在的原始物理位置,原来的逻辑地址标记为无效,那些被标记为无效数据的物理块,会在eMMC控制器后台空闲时进行清除。如果多块读取检测到错误,例如超出地址边界或是地址未对齐,设备停止数据传输并停留在Data状态,此时从机发起停止传输命令取消操作,设备应答时传输读错误信息。这里补充一点:为了解决修改一页(4KB)的数据而需要读取整个块(512KB)到内部缓存中,再写回到原来的擦除干净的块中,这样的操作繁琐。

2025-09-02 00:33:28 1049

原创 eMMC总线协议分析(一)

EMMC全称为embedded Multi Media Card,它主要用于数据的存储与取出,一种集成了NAND闪存、主控芯片和标准接口的嵌入式存储,采用BGA封装。相对于基于NVMe协议的PCIE SSD的优势在于高度集成,占用空间小适合于移动设备,待机功耗极低,成本低,经过工业级和车规级的认证。用途包括汽车电子的数字仪表和辅助驾驶系统,智能手机和手表,工业控制等。当然,它也存在性能瓶颈(最高理论带宽400MB/s),半双工模式,擦写寿命短1K~3K等缺点。UFS(通用闪存)有望成为eMMC替代者。

2025-08-24 23:31:34 1165

原创 开源SOC_ZQH_RISCV项目环境搭建与学习(一)

zqh-riscv开源项目学习笔记

2025-06-26 00:06:20 903

原创 BOE CHPI协议分析(二)

在该模式,命令会发送到所有的SDs,这类似于I2C的广播通信,BC具有两种配置,一种是带有link training的BC,一种不带有link training。BC命令包含RX PHY信息,视频像素相关信息。BC是有6个字节,,最后一个字节是对上面5个字节进行异或计算产生校验和。在BC事务的STOP之前,CT pattern应该发送。下面列举部分BCC BC命令body transaction的部分内容;可以看到区分BC,IA,DA,reply是根据byte0[2:1]判断。

2025-06-16 00:42:26 1045

原创 BOE CHPI协议分析(一)

本章主要介绍BOE CHPI协议规格,重点介绍协议的产生原因,链路层的介绍,以及CHPI包的定义等

2025-06-11 00:25:33 1674

原创 UVM笔记(2)覆盖率追踪

1、旧版本覆盖收集时某一行覆盖,现版本覆盖率未收集该行。如何定位追踪旧版本是哪一个case覆盖的?方法步骤:(1)在Makefile加入-cm_name的选项。(2)根据不同case生成的覆盖率case0.vdb,case1.vdb。执行下面命令:-show tests(3)生成detailed的文件,通过firefox打开HTML文件,点击到代码处可以。

2025-04-25 22:37:16 642

原创 UVM笔记(1)uvm_event和uvm_event_pool

UVM_EVENT和资源池的用法,用于组件间的交互。

2025-04-25 22:32:42 582

原创 USB3.0 IP数据手册学习

usb3.0 ip的数据流传输

2024-12-04 00:16:36 1680

原创 USB2.0/3.0协议与代码分析(三)

UTMI全称为USB 2.0 Transceiver Macrocell InterfaceUSB外设ASIC的三个主要功能块,包括收发器微单元,串行接口逻辑,设备特定逻辑块。收发器微单元,处理数据的正反序,位填充和时钟恢复同步。它支持HS(480Mbit/s)和FS(12Mbit/s), LS(1.5Mbit/s)三种传输速率,一般是8/16bit的数据,支持SYNC/EOP的产生与检查,从串行数据中恢复数据和时钟等等。USB2.0可以用SuspendM置于低功耗模式。

2024-11-08 00:59:28 2571

原创 USB2.0/3.0协议与代码分析(二)

介绍USB3.0的协议,重点放在协议层和与USB2.0的区别

2024-08-23 23:59:01 4922 1

原创 USB2.0/3.0协议与代码分析(一)

USB是一种支持热插拔的高速串行总线,而不是一种接口,USB2.0属于单双工传输,最高为480Mbps,而USB3.0属于全双工传输,最高位为5Gbps,USB3.0是兼容USB2.0协议的。USB3.0采用xHCI接口(eXtensible Host Controller Interface),而USB2.0采用EHCI接口(Enhanced Host Controller Interface),xHCI接口具有更好的性能,后面会单独介绍该协议。此外,USB3.0有数据链路层和流传输的概念。

2024-08-06 00:41:39 4990

原创 ECC-算法原理

(1)所有的校验位正确,则数据正确;(2)PP错误,其他校验位错误,则出现单bit错误;(3)PP正确,其他校验位错误,则出现双bit错误;(4)PP错误,其他校验位正确,则PP数据错误;

2024-07-09 00:36:27 4659 1

原创 CRC设计

CRC设计需要考虑CRC初始值,输入值反转,输出值反转,结果异或值这些条件;(1)初始值为移位寄存器的初始值;(2)输入值反转指的是以字节为单位进行反序,例如16‘hff_f0反序后为16’hff_0f;(3)输出反序为按照bit进行反序;(4)结果异或值是对结果异或处理,它在crc执行步骤中为输出反序之前;CRC电路算法实际是基于线性反馈移位寄存器;

2024-05-27 20:52:22 1439

原创 混仿知识总结

一、下面介绍混仿的基本特性(1)混仿工具wv &查看频率-时间变化关系:plot f-tvcs/verdi:verdi -ssf 路径/fsdb文件(2)混仿真控制文件 (vcs.init).tran 起始时间 步长要将数字替换成模拟的网表;a2d,d2a(3)混仿配置文件配置核数(4)指令vcs -full64 -ad=vcs.init tb.v(网表)…待补充。

2023-10-26 01:42:10 1259 2

USB 2.0收发器宏单元接口(UTMI)规格说明书V1.05

内容概要:本文档详细介绍了USB 2.0 Transceiver Macrocell (UTMI) 规格说明版本1.05的内容,涵盖了引言、范围、修订历史、信号描述、模块级描述以及附录等部分。具体讨论了系统接口信号、USB接口信号、厂商控制信号、数据接口信号等多个方面的内容,同时还提供了详细的时序参数表和波形图。 适合人群:USB 2.0协议开发者和技术研究人员,硬件工程师,以及其他对USB 2.0接口技术感兴趣的从业人员。 使用场景及目标:为理解和实现USB 2.0设备的物理层通信提供规范指导,确保开发者能够正确地集成和测试USB 2.0相关硬件。 其他说明:本文档由Intel公司发布并拥有所有权利,仅供内部使用。文档中的内容没有质量保证,并且Intel不对任何形式的侵权负责。

2024-11-15

PIPE物理层接口规范:PCIe SATA USB3.1 DisplayPort 和 Converged IO 架构

内容概要:本文档详细阐述了PCI Express、SATA、USB 3.1、DisplayPort以及Converged IO架构的物理层接口(PHY)。它包括PHY层的工作原理、各协议的数据传输速率及其接口信号的具体定义。文中还特别强调了PIPE架构,提供了关于发射器和接收器的功能框图,涵盖了从2.5 GT/s到32 GT/s的速率范围,同时解释了不同速率下可支持的时钟频率与数据宽度配置。 适合人群:主要适用于有硬件开发或相关领域背景的工程师,尤其是关注高速接口标准及其实现的技术专业人士。 使用场景及目标:① 用于研究和开发符合标准的PHY接口产品;② 为设计师提供详细的规范指南,以便在项目中正确应用这几种主流通信接口技术;③ 掌握PIPE接口的设计与优化方法。 阅读建议:由于文档涉及大量专业的技术和参数描述,推荐读者首先熟悉相关的基础知识,并对照实际工程案例边读边实验,以便更好地理解和掌握文档的内容。此外,建议重点关注各个部分的功能描述和性能指标,这对于深入理解PHY接口的操作至关重要。

2024-11-14

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除