计算机组成原理——存储系统(二)

半导体存储芯片

1、半导体存储芯片的基本构成
地址线和数据线的位数共同反映存储芯片的容量 ;
在这里插入图片描述
译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号,该信号再读/写电路的配合下完成对被选中单元的读/写操作。
读/写电路包括读出放大器和写入电路,用来完成读/写操作。
存储芯片通过地址总线、数据总线和控制总线与外部连接。

2、半导体存储芯片的译码驱动方式:
①线选法——结构较简单,适用于容量不大的存储芯片。
线选法的特点是用一根字选择线(字线),直接选中一个存储单元的各位(如一个字节)。
在这里插入图片描述
②重合法
只要用64根选择线(X,Y两个方向各32根),便可选择32×32矩阵中的任一位。由于被选单元是由X、Y两个方向的地址决定的,故称为重合法。
在这里插入图片描述

随机存取存储器

静态存储器(SRAM)

(1)存储元的读写原理:
存储元是存储器中最小的存储单位,他的基本作用是存储一位二进制信息,作为存储元的材料或者电路,需具备以下基本功能:

  • 具备两种稳定的状态
  • 两种稳定状态经外部信号可以相互转换
  • 经控制,能读出其中的信息
  • 无外部原因,其中的信息可以长期保存

(2)静态RAM基本单元电路
存储器中用于寄存"0"和“1”代码的电路称为存储器的基本单元电路。
下图为由6个MOS管组成的基本单元电路。
在这里插入图片描述

T5、T6犹如一个开关,受行地址控制选择控制
T7、T8受列地址选择控制,分别于位线A‘和位线A相连。
假设触发器已经存在"1"信号,则A点为高电平,当需读出时,只要使行、列地址选择信号均有效,则使T5、T6、T7、T8均导通,A点高电平通过T6后,再由位线A通过T8作为读出放大器的输入信号,在读选择有效时,将“1”信号输出。

读操作有效:VA—>T6—>T8—>读放—>Dout
写操作有效:Din(两个)
Din(左边(反相))—>T8—>T6—>VA
Din(右边)—>T7—>T5—>VA’

由于静态RAM是用触发器工作原理存储信息,因此计时信息读出后,它仍保持原状态,不需要再生,但电源掉电时,原存信息丢失,故它属于易失性半导体存储器。
(3)静态RAM芯片举例
在这里插入图片描述
RAM存储器芯片有多种型号,其地址线的引脚数与存储芯片单位数有关,数据线的引脚数与存储芯片字长有关,另外每一芯片必须有一个片选信号 CS(反),对于RAM存储器芯片还必须有一读/写信号WE(反),加上电源线、地址组成芯片的所有引脚。
存储芯片的地址范围是其地址线从”全0“到”全1“的所有编码。

例:某RAM芯片,其存储容量为16K×8位, 问该芯片引出线的最小数目应为多少 ?

解法:
16K=2^14,所以地址线为14根,字长8位,所以数据线为8,加上芯片的片选信号,读/写信号,电源线、地线,该芯片的引出线的最小数目为26。

(4)存储器的读写周期
在与中央处理器连接时,CPU的时序与存储器读、写周期之间的配合问题是非常重要的,对于已知的RAM存储芯片,读写周期是已知的。
①读周期——WE(反)为高电平
在这里插入图片描述
tA:读出时间
tRC:表示存储芯片进行两次连续操作时间所必须间隔的时间,他总是大于或等于读出时间。
tCO:为片选的保持时间。
②写周期——CS(反)和WE(反)都为低电平
在这里插入图片描述
要使数据总线上的信息能够可靠地写入存储器,要求CS(反)与WE(反)信号相“与”的宽度至少应为tW。
为了保证在地址变化期间不会发生错误写入而破坏存储器的内容,WE(反)信号在地址变化期间必须为高。
为了保证有效数据的可靠写入,地址有效的时间至少应为tWC=tAW+tW+tWR。
为了**保证CS(反)和WE(反)变为无效前能把数据可靠地写入,要求数据线上写入的数据必须在tDW以前已经稳定。

动态RAM(集成度更高、功耗更低)

(1)常见的动态RAM基本单元电路由三管式和单管式两种,他们的共同特点都是靠电容存储电荷的原理来寄存信息。
(2)若电容上存有足够多的电荷表示存“1”,电容上无电荷表示存“0”。
(3)电容上的电荷一般只能维持1~2ms,因此即使电源不掉电,信息也会自动消失。
所以,必须在2ms内对所有存储单元恢复一次原状态,这个过程称为再生或刷新
(4)RAM的刷新
刷新——对DRAM定期进行的全部重写过程:
刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排定期刷新操作;

  1. 集中刷新:在最大刷新间隔时间内,集中安排一段时间进行刷新。

在这里插入图片描述

  1. 分散式:在每个读/写周期之后插入一个刷新周期,无CPU访存死时间。

在这里插入图片描述

  1. 异步式:是集中式和分散式的折衷

在这里插入图片描述

刷新与再生的比较

共同点:
动作机制一样,都是利用DRAM存储元破坏性读操作时的重写过程实现;
操作性质一样,都是属于重写操作。

区别:
解决的问题不一样:

再生主要解决DRAM存储元破坏性读出时的信息重复问题;刷新主要解决长时间不访存实的信息衰减问题。

操作的时间不一样:

再生紧跟在顿操作之后 时间上是随机进行的刷新是以最大间隔时间为周期定时重复进行

动作单位不一样:

再生以存储单元为单位,每次仅重写刚被读出的一个字的所有位刷新以行为单位,每次重写整个存储器所有芯片内部存储矩阵的同一行

芯片内部I/O操作不一样:

读出再生时芯片数据,引脚上有读出数据输出刷新时,由于CAS信号无效芯片数据引角上无读出数据输出 (唯RAS有效刷新,内部读)

CPU 访存周期与存取周期的区别

1、CPU 访存周期是从CPU一边看到的存取器工作周期,他不一定是真正的存储器工作周期;存取周期是存储器速度指标之一,它反映了存储器真正的工作周期时间 。
2、分散刷新是在读写周期之后插入一个刷新周期,而不是在读写周期插入一个刷新周期,但此时读写周期和刷新周期合起来构成CPU访存周期
3、刷新定时方式有3种而不是2种,一定不要忘了最重要性能、最好的异步刷新方式

例:一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,存取周期为0.1μs, 试问采用集中刷新、分散刷新、及异步刷新三种方式的刷新间隔各为多少?
注:只有异步刷新需要计算刷新间隔。
解法:

设DRAM的刷新最大间隔时间为2ms,则异步刷新的刷新间隔=2ms/256行=0.0078125ms=7.8125μs。即:每7.8125μs刷新一行。
集中刷新时,刷新最晚启动时间=2ms-0.1μs×256行=2ms-25.6μs=1974.4μs集中刷新启动后,刷新间隔=0.1μs。即:每0.1μs刷新一行。集中刷新的死时间=0.1μs×2=0.2μs即:每0.2μs刷新一行。
分散刷新一遍的时间=0.1μs×2×256行=51.2μs,则刷新时,2ms内可重复刷新遍数=2ms/51.2μs≈39遍。

SRAM与DRAM的区别

在这里插入图片描述
资料来源:《计算机组成》唐朔飞

今天的分享就到这里。欢迎大家来指正和一起学习,我是爱吃肉的yyyloki。如果觉得不错的话就点个👍吧`

相关推荐
©️2020 CSDN 皮肤主题: 游动-白 设计师:白松林 返回首页