本文是一份关于数字电路技术的考试或练习题，涵盖了简答题和编程题。问题包括宏单元和LE的结构、组合逻辑电路的理解、SignalTapII工具的特性及其应用、NIOSII嵌入式处理器系统、时钟同步以及SRAM读时序等时序分析题目。此外，还涉及38译码器的编码实现和多时钟频率的计算问题。
一、简答题(6*8')
1.
、
、
解释
2.宏单元和LE的组成是什么，并画图
3.组合逻辑电路是什么，毛刺为什么产生，什么电路不能有毛刺，怎么解决毛刺
4.SignalTap II的特点，比起传统逻辑分析仪的优势，大致的使用步骤
5.NIOS II process system是什么，SOPC开发步骤
6.使用APEX20KE，用输出时钟驱动三个元件，如何使输入时钟和他们同步？画图说明（与去年一致的题目）
二、代码题(10')
38译码器（没有特殊要求，就PPT上的代码就行）
三、翻译题(8)
Stratix里面的内容加一段SOPC的内容，一共四小段左右
四、时序分析题
1.SRAM读时序
(1)解释
、
、
，并结合其中的min 7ns、min3ns、max 7ns，不能直接解释为最大最小(6')
(2)当读周期等于6、7、8ns时，数据输出时间(Dout)和稳定有效(data valid)分别的宽度是多少(6')
(3)读周期由什么决定，分析一下(6')
1.多时钟最大频率的题(16')
图与去年一致
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
