csapp第四章读书笔记 part3

Nahida_nora

已于 2023-11-30 16:04:48 修改

阅读量85

点赞数

分类专栏：笔试面试题 C++ 文章标签：汇编

于 2023-11-30 15:59:18 首次发布

本文链接：https://blog.csdn.net/weixin_43876597/article/details/134693405

版权

C++ 同时被 3 个专栏收录

43 篇文章 0 订阅

订阅专栏

面试题

29 篇文章 0 订阅

订阅专栏

笔试

28 篇文章 0 订阅

订阅专栏

csapp 第四章读书笔记 part3

Pipeline Control Logic

Desired Handling of Special Control Cases

ret 使用了3个bubble， ret 在write-back 阶段后确定下一条指令。
在这里插入图片描述
对于jump指令，需要到execute 阶段后，才能确认是否存在mispredicted branch问题。control logic通过插入bubble来取消错误的brach, 同时获取正确的brach。

在这里插入图片描述
an instruction causing an exception is followed by one that would change the condition codes.

Detecting Special Control Conditions

在这里插入图片描述
条件判断

Pipeline Control Mechanisms

在这里插入图片描述

Combinations of Control Conditions

在这里插入图片描述
load/use 要求exe阶段的指令从内存中读取一个值到一个寄存器中，并且decode阶段的指令使用这个寄存器作为源操作数。

根据这些图表，可以看到大部分的控制条件是相互排斥的。例如，不可能同时出现load/use和 mispredict，因为一个需要在执行阶段执行加载指令（如mrmovq或popq），而另一个需要跳转指令。类似地，第二和第三种ret组合也不可能与load/use或mispredict分支同时发生。只有两个由箭头指示的组合可以同时出现。

combination A涉及在exe阶段中有一个not taken jmp指令和一个decode阶段中有一个ret指令。设置这种组合需要ret指令位于一个not taken分支的目标位置。pipeline control logic检测到分支预测错误，取消ret指令。
在这里插入图片描述

combination B涉及到一个load/use，其中load指令设置寄存器%rsp，然后ret指令使用这个寄存器作为源操作数，因为它必须从堆栈中弹出返回地址。pipeline control logic应该在decode阶段阻止ret指令。
在这里插入图片描述

Control Logic Implementation

在这里插入图片描述
Pipeline register F

Pipeline register D

Performance Analysis

在这里插入图片描述
b 是bubble, i 是instructions。

The sum of the three penalties is 0.27, giving a CPI of 1.27.

采用的五阶段流水线设计，吞吐量都现在最多一个时钟周期执行一条指令，CPI测量值不可能小于1.0。较新的处理器支持超标量（Superscalar）操作，能够在取值、译码和执行阶段并行处理多条指令，使得CPI测量值小于1.0，通常会使用IPC（每个周期执行的指令数）来测量性能。更新的处理器会支持乱序（Out-of-order）技术，对指令执行顺序进行打乱来并行执行多条指令。