操作系统-考研复试准备

💡 一、中断有几种？
💡 中断的过程？描述一下中断？
先由硬件实现关中断、保存断点、中断服务程序寻址；
再由中断程序实现，保存现场和屏蔽字、开中断、执行中断服务程序、关中断、恢复现场和屏蔽字、开中断、中断返回。
💡 断点的概念？
断点是CPU中断响应的一个返回点（或状态点）
💡 断点的类型？
内中断和外中断两种。

内中断又叫异常、例外，中断与当前指令有关，中断信号来自CPU内部。又分为陷入、故障、终止。陷入由陷入指令引发，是应用程序故意引发的。

故障由错误条件引发，可能被内核程序修复。内核程序修复故障后会把cpu使用权还给应用程序，让他继续执行下去，如缺页故障。

终止由致命错误引起，内核程序无法修复该错误，因此一般不再将cpu使用权还给引发终止的应用程序，而是直接终止该应用程序。如：整数除0、非法使用特权指令。

外中断与当前指令无关，中断信号来自cpu外部。比如时钟中断、I/O中断请求。

💡 中断向量表

所有中断的中断服务程序入口地址构成一个表，称为中断向量表；

💡 中断向量

每个中断源都有对应的处理程序，这个处理程序称为中断服务程序，其入口地址称为中断向量。

💡 二、b/s和c/s的区别

B/S架构，即浏览器/服务器架构。它由逻辑上相互分离的表示层、业务层和数据层构成。表示层向客户提供数据，业务层实施业务和数据规则，数据层定义数据访问标准；三层体系结构中的核心是组件对象模型。B / S系统统一了客户端，无需特殊安装，拥有Web浏览器即可。

C/S架构，即客户端/服务器架构。通过将任务合理分配到客户端和服务器，降低了系统的通讯开销，需要安装客户端才可进行管理操作。客户端包含一个或多个运行在用户计算机上的程序，有两个服务器，一个是数据库服务器；另一种是套接字服务器。

在硬件环境上，B/S要有操作系统和浏览器就行，与操作系统平台无关；C/S用户固定，并且处于相同区域，要求拥有相同的操作系统

在安全要求上，C/S 一般面向相对固定的用户群，对信息安全的控制能力很强。一般高度机密的信息系统采用C/S 结构适宜，可以通过B/S发布部分可公开信息。

💡 三、五种CPU和外设交换方式

1、程序查询。CPU想要和外设之间进行数据交互，询问外设是否准备就绪，如果没有准备就绪，CPU一会儿再来访问；如果外设准备就绪，进行数据传输。

2、程序中断。当外设准备好发送数据或者接收数据的时候，向操作系统发出中断申请，CPU放下手中的工作，保存上下文，进行中断响应。中断响应结束以后，恢复上下文进行原来的工作。在外设进行准备的过程中，CPU可以先不管外设，和外设并发的工作。

3、通道是一种用来控制内存和外设交互的专门部件。通道有自己独立的指令系统，可以脱离CPU独立运行，也可以受控于CPU。通道IO能力强，以内存为中心，直接与外设进行数据交换，传输过程几乎不需要CPU参与。

4、DMA方式。

CPU把总线控制权交给DMA控制器，进入DMA方式，完成数据传输之后，DMA控制器交还总线控制权。数据传输过程不需要CPU介入。

5、I/O处理机。前两个主要由程序实现，后面三个主要由附加硬件实现。

💡 四、南桥北桥
北桥芯片在CPU附近，南桥芯片远离CPU，北桥负责高速设备和CPU之间的沟通，南桥负责低速设备（I/O）和北桥之间的通信。

现在i7已经将北桥整合到CPU内部了，南桥还在维持原来的功能。

💡 五、cache有几种映射方式

直接映射：主存数据块只能装入cache唯一位置，实现简单但不够灵活
全相连映射：主存的每一块可以装入cache中的任何位置，冲突概率低，空间利用率高，命中率也高，但比较速度慢，实现成本高。
组相连映射：将cache空间分成大小相同的组，主存的一个数据块可装入一组内的任意一个位置，即组间采取直接映射，组内采取全相连映射。

💡 cache是什么？为什么要采用cache？原理是什么？

cache叫做高速缓冲存储器，是介于中央处理器和主存储器之间的高速小容量存储器。

解决主存与CPU速度不匹配的矛盾。

cache的工作原理是基于程序访问的局部性。
根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。
靠主存储器的cache由DRAM实现，靠处理器一端由SRAM实现。

💡 分别解释以下两个局部性

程序的时间局部性: 是指程序即将用到的信息可能就是目前正在使用的信息。
程序的空间局部性: 是指程序即将用到的信息可能与目前正在使用的信息在空间上相邻或者临近。

💡 七、CPU有几种设计方式

硬布线控制器：根据当前指令的要求、当前的时序及外部和内部的状态，按时间的顺序发送一系列微操作控制信号。它由复杂的组合逻辑门电路和一些触发器构成，因此又称为组合逻辑控制器。
微程序控制器：采用存储逻辑实现，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。

💡 八、什么是RISC和CISC

RISC是精简指令集，CISC是复杂指令集。

在指令数目上，RISC一般小于100条，CISC一般大于200条。

在指令定长上，RISC定长，CISC不固定。

在可访存指令上，RISC只有Load/Store指令，CISC不加限制。

在各指令执行时间上，RISC绝大多数在一个周期内完成，CISI相差较大。

在各种指令使用频度上，RISC都比较常用，CISC相差较大。

在通用寄存器数量上，RISC比较多，CISC比较少。

在目标代码上，RISC采用优化的编译程序，生成的代码较为高效。CISC难以用优化编译生成高效的目标代码程序。

在控制方式上，RISC绝大多数为组合逻辑控制，CISC绝大多数为微程序控制。

在指令流水线上，RISC必须实现，CISC可以用一定方式实现。

💡 九、CPU和外设的通信方式，其中输入输出处理机的方式和其作用在哪些地方？

输入输出处理机是能够独立承担输入输出工作的专用处理机，输入输出处理机除了能够完成通道处理机的全部功能之外，还具有如下功能：数据校验和矫正、文件管理、故障处理、诊断和显示系统状态、连接网络和远程终端、运算功能和程序控制和算术逻辑指令和程序控制指令。

💡 十、并行接口和串行接口

并行接口：并行接口是指数据的各位同时进行传送，其特点是传输速度快（1Mbps），但当传输距离远、位数又多时，导致通信线路复杂且成本提高。
串行接口：指数据一位位地顺序传送，其特点是通信线路简单，只要一对传输线就可以实现双向通信，并可以利用电话线。降低成本，适用于远距离通信，但传送速度慢。

💡 十一、周期？

指令周期：

CPU每取出一条指令并执行这条指令，都要完成一系列的操作，这一系列操作所需要的时间通常叫做一个指令周期。换言之指令周期是取出一条指令并执行这条指令的时间。由于各条指令的操作功能不同，因此各种指令的指令周期是不尽相同的。例如一条加法指令的指令周期同一条乘法指令的指令周期是不相同的。

机器周期：

机器周期也称为CPU周期。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段（如取指、译码、执行等），每一阶段完成一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个时钟周期组成。

时钟周期：

时钟周期T又称为振荡周期，由单片机片内振荡电路OSC产生，常定义为时钟脉冲频率的倒数，是时序中最小的时间单位。例如，若某单片机时钟频率为1MHz，则它的时钟周期T应为1μs。由于时钟脉冲是计算机的基本工作脉冲，它控制着计算机的工作节奏，使计算机的每一步工作都统一到它的步调上来。显然，对同一种机型的计算机，时钟频率越高，计算机的工作速度就越快。但是，由于不同的计算机硬件电路和器件的不完全相同，所以它们需要的时钟周期频率范围也不一定相同

💡 十二、串行通信和并行通信

发送数据数量不同：串行通信用一根线在不同的时刻发送8位数据；并行通信在同一时刻发送多位数据。优点不同：串行通信优点是传输距离远、占用资源少，并行通信优点是发送速度快。缺点不同：串行通信缺点是发送速度慢，并行通信缺点是传输距离短、资源占用多。