- 博客(3)
- 收藏
- 关注
RSS订阅原创 UVM知识2
一、UVM sequence控制和产生一系列的事务，并将事务发送给driver的一套机制，将事务的产生和驱动分离1.原理2.常用的`uvm_do_*宏系列①`uvm_do(SEQ_OR_ITEM)②`uvm_do_with(SEQ_OR_ITEM,CONSTRAINTS)③`uvm_do_on(SEQ_OR_ITEM,SEQR)④`uvm_do_on_with(SEQ_OR_ITEM,SEQR,CONSTRAINTS)SEQ_OR_ITEM:：所要产...
2022-05-12 21:35:16
2623
原创 UVM知识1
1.uvm objection(1)通过此机制控制task phase的运行与终止，保证task phase内语句的正常进行(2)进入task phase中遇到仿真时间，而未遇到raise objection，此时立即退出phase，导致该phase执行语句未被执行(3)如果由raise无drop，导致无法退出该phase，后续的phase无法被执行，仿真无法停止2.Factory(1)两表机制 注册表：通过宏记录到这个表替换表：create(...
2022-05-11 21:51:13
692
原创 UVM平台
UVM平台1 组件1.1driver：施加激励，输出激励功能1.2reference model（参考模型），计算功能1.3monitor：收集DUT的输出，传给scoreboard，检测功能1.4scoreboard（记分板）：判断DUT的输出是否符合预期，比较功能2 driver创建2.1driveràfactoryàobjectionàvirtual interface2.2创建driver：UVM由phase来管理验证平台的运行...
2022-05-11 21:21:29
271
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人