![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog语言
文章平均质量分 94
浅举个栗子
这个作者很懒,什么都没留下…
展开
-
Verilog基础学习四
时序逻辑(一)文章目录时序逻辑(一)一、触发器与锁存器基础1.什么是触发器?2.SR锁存器3.SR触发器4.JK触发器5.T触发器6.D触发器二、Verilog中实现触发器与锁存器1.D触发器2.D触发器(带同步复位信号)3.D触发器(带异步复位信号)4.D触发器(带使能ena信号)5.D锁存器6.MUX and DDF7.检测上升(下降)沿8.Edge capture register(不是很懂)9.Dual-edge triggered flip-flop二、计数器1.Four-bit binary原创 2022-04-10 17:31:22 · 396 阅读 · 0 评论 -
Verilog基础学习三
文章目录一、基础门电路(Basic Gate)1.gate2.真值表3.关于电路设计思路4.门电路与向量二、多路选择器(multiplexer)1. 2-to-1 multiplexer (Mux2to1)2. 9-to-1 multiplexer (Mux9to1v)3. 256-to-1 multiplexer (Mux256to1)4. 256-to-1 4-bit multiplexer (Mux256to1v)三、运算电路(Arithmatic Circuits)1.半加原创 2022-03-30 20:06:49 · 1397 阅读 · 0 评论 -
Verilog基础学习二
Verilog基础学习二文章目录Verilog基础学习二一、always 块1.阻塞性赋值和非阻塞性赋值二、条件语句1.if 语句 基本用法2.避免引入锁存器3.case 语句4.casez 语句三、归约运算符(Reduction Operators)四、for循环Problem : Combinational for-loop: 255-bit population countProblem : Generate for-loop: 100-bit binary adder 2五、Generate 块原创 2022-03-27 12:57:43 · 3251 阅读 · 0 评论 -
Verilog基础学习一
HDLBits verilog 语言Verilog语言入门文章目录HDLBits verilog 语言前言一、basic1.Problem 2 : Wire2.Problem : Simple Gate二、vectors1.声明向量2.片选3.Problem16:Vector reversal 14.Problem 17 : Replication operator三、Modules1.概念2.模块信号连接的两种方式3.Problem 23: (Module shift8) (多路选择器)4.Pr原创 2022-03-24 21:41:37 · 998 阅读 · 0 评论