计算机组成原理学习(哈工大视频)第三章

3.1总线的基本概念
总线(BUS)是连接各个部件的信息传输线,是各个部件共享的传输介质
总线上信息的传送:串行和并行
单总线结构框图:在这里插入图片描述
面向CPU的双总线结构框图
在这里插入图片描述
以存储器为中心的双总线结构框图在这里插入图片描述
3.2 总线的分类
总线的分类:片内总线(芯片内部的总线),系统总线(计算机各部件之间的信息传输线,包括数据总线(双向与机器字长、存储字长有关),地址总线(单 向与存储地址,I/O地址相关),控制总线(有出,有入)),通信总线(用于计算机系统之间或者计算机系统和其他系统(如控制仪表,移动通信等)之间的通信,传输方式分为串行通信总线和并行通信总线)

3.3 总线的特性
总线的物理实现:
在这里插入图片描述
总线的特性:机械特性(形状,尺寸,管脚数,排列书序),电器特性(传输方向和有效的电平范围),功能特性(每根传输线的功能:地址,数据,控制),时间特性(信号与时序的关系),注意这些描述的都是总线。
总线的性能指标:总线宽度(数据线的根数),标准传输率(每秒传输的最大字节数MBps),时钟同步/异步(同步,不同步),总线复用(地址线和数据线复用既共用),信号线数(地址线,数据线和控制线的总和),总线控制方式(突发,自 动,仲裁,逻辑,计数),其他指标(负载能力)
总线标准:
在这里插入图片描述
在这里插入图片描述

3.4总线的结构
单总线结构
双总线结构:
在这里插入图片描述
三总线结构:
在这里插入图片描述
在这里插入图片描述
四总线结构:
在这里插入图片描述
总线结构举例
传统微型机总线结构:
在这里插入图片描述
VL-BUS局部总线结构:
在这里插入图片描述
PCI总线:
在这里插入图片描述
多层PCI总线结构:
在这里插入图片描述
3.5总线的控制
总线在同一时刻只能由同一对设备使用。
总线判优控制基本概念:主设备(模块,对总线有控制权),从设备(模块相应从主设备发来的总线命令),总线判优控制(分布式和集中式(链式查询,计数器定时查询,独立请求方式))。
链式查询方式:BR提出请求,BG进行查询,查询顺序按照优先顺序,BS进行相应
在这里插入图片描述
在这里插入图片描述
计数器定时查询方式:从设备通过BR线提出请求,总线控制部件判断是否可以将总线让出,若能,则将计数器赋值为0,并通过设备地址线将计数器逐渐增大,判断是否和对应的接口配对,若配上,通过BS线进行反应。相对上述的链式,优先级通过调整计数器,更加灵活。
在这里插入图片描述
在这里插入图片描述
独立请求方式:查找那个设备要占用总线的速度更加的快,不再是上述两种的顺序查找。总线控制部件要内置排队器,确定设备的优先级

在这里插入图片描述
加粗样式
总线的通信控制:目的是解决通信双方协调配合的问题
总线传输周期:总线的主设备和从设备完成一次完整的、可靠的通讯所需要的时间。包括,申请分配阶段(主模块申请,总线仲裁决定),寻址阶段(主模块向从模块给出地址和命令),传数阶段(主模块和从模块交换数据),结束阶段(主模块撤销有关信息)
总线通信的四种方式:同步通信(由统一时标控制数据传送),异步通信(采用应答式,没有公共时钟标准),半同步通信(同步、异步结合),分离式通信(充分挖掘系统总线每个瞬间的潜力)。
同步式数据输入:
在这里插入图片描述
同步式数据输出:
在这里插入图片描述
总线长度比较短,各个模块时间比较一致的情况下使用同步传输。
异步通信:以下三种方式安全性逐渐提高。请求、回答
在这里插入图片描述
半同步通信(同步、异步结合):同步(发送方用系统时钟前沿发信号,接收方用系统时钟后沿判断,识别),异步(允许不同速度的模块和谐工作,增加一条“等待”相应信号,由从设备给出)。
半同步通信:
不在这里插入图片描述
上述三种通信的共同点:一个总线传输周期(以输入数据为例):(1)主模块发地址、命令(占用总线)(2)从模块准备数据(不占用总线,总线空闲)(3)从模块向主模块发数据(占用总线)
分离式通信的一个总线传输周期分成:子周期1(主模块申请占用总线,使用完成后,既放弃总线的使用权),子周期2(从模块申请占用总线,将各种信息送至总线上,这时从模块成为了主模块)
分离式通信特点:各模块有权申请占用总线;采用同步方式通信,不等对方回答(因为已经准备好的“材料”);各模块准备数据时,不占用总线;总线被占用时,无空闲(既只要是被占用,则一直在工作,不会出现“占着茅坑不拉屎”)。

发布了24 篇原创文章 · 获赞 1 · 访问量 3858
展开阅读全文

没有更多推荐了,返回首页

©️2019 CSDN 皮肤主题: 大白 设计师: CSDN官方博客

分享到微信朋友圈

×

扫一扫,手机浏览