EduCoder 计算机系统基础硬件设计答案

一 8位可控加减法电路设计

实验内容
在 logisim 模拟器中打开 alu.circ 文件，在对应子电路中利用已经封装好的全加器设计 8 位串行可控加减法电路，用户可以直接使用在电路中使用对应的隧道标签，应该对加法减法过程中的有符号运算进行溢出判断，给出有符号溢出信号 OF ，和进位输出 Cout 。

代码文件如下点击下载

二 MIPS运算器设计

实验内容
利用前面实验封装好的 32 位加法器以及 logisim 平台中现有运算部件构建一个 32 位算术逻辑运算单元（禁用 Logisim 系统自带的加法器，减法器），可支持算术加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算，支持常用程序状态标志（有符号溢出 OF 、无符号溢出 UOF ，结果相等 Equal ），ALU 功能以及输入输出引脚见后表，在主电路中详细测试自己封装的 ALU ，并分析该运算器的优缺点。

代码文件如下点击下载

三 寄存器文件设计

实验内容
利用 logisim 平台中构建一个简化的 MIPS 寄存器文件，内部包含 4 个 32 位寄存器，其具体引脚与功能描述如下表

代码文件如下点击下载

四 MIPS RAM设计

实验内容
Logisim 中 RAM 组件只能提供固定的地址位宽，数据输出也只能提供固定的数据位宽，访问时无法同时支持字节/半字/字三种访问模式，实验要求利用 4 个4 K*8 位的 RAM 组件进行扩展，设计完成既能按照 8 位、也能按 16 位、也能按照 32 位进行读写访问的 32 位存储器，最终存储器引脚定义如下图。

代码文件如下点击下载

五 单周期MIPS CPU设计

实验内容
利用运算器实验，存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim中其它功能部件构建一个32位MIPS CPU单周期处理器。数据通路如下图所示：

要求支持8条MIPS核心指令，最终设计实现的MIPS处理器能运行实验包中的冒泡排序测试程序sort.asm，该程序自动在数据存储器0~15号字单元中写入16个数据，然后利用冒泡排序将数据升序排序，要求统计指令条数并与MARS中的指令统计数目进行对比。

**

代码文件如下点击下载

**