FPGA
文章平均质量分 78
闲鱼味d程序员
Don't be afraid of the unknown
展开
-
FPGA的自适应与条件编译
在FPGA上实现多种输入的自适应设计原创 2019-10-17 10:41:00 · 474 阅读 · 0 评论 -
FPGA实现ARP协议与UDP协议
FPGA实现协议通信传输。主要是对UDP,ARP的组包格式,及与FPGA相关TCP/IP的知识注意事项。原创 2019-10-09 17:24:14 · 4104 阅读 · 0 评论 -
MDIO时序图分析
这是我个人做的学习笔记,方便以后自己回顾,主要介绍时序图的分析,如有不对的地方请指教。MDIO本来是为MII总线接口定义的,MII用于连接MAC和PHY。其中MAC为主,PHY为从。(本人也不太清楚MAC与PHY具体是什么,我的理解是在FPGA中MAC相当于FPGA而PHY相当于外部的芯片),MDIO为数据总线。MDC是芯片产生的一个时序。1、在读时序的时候,通过MAC发送PHY Addre...原创 2019-07-30 17:11:55 · 6431 阅读 · 1 评论 -
串口UART——学习笔记4
FPGA之串口UART发送和接收的概念介绍及功能仿真实现原创 2019-06-08 10:24:58 · 3132 阅读 · 4 评论 -
八位七段数码管——学习笔记3
声明:通过学习小梅哥的笔记代码,以下是我做的仿真及总结,大神勿喷一、八位七段数码管思路: 我们要做一个八位的七段数码管,位选八位(每位16个数即2的4次方,四位数,数码管是八位,则需要输入的数据4*8=32位),段选七位。首先,八位的数码管显示,采用1ms的扫描则第一个模块需要一个分频时钟。其次,扫描位选则第二个模块是一个八位的移位寄存器。然后,32(总数据位数)/8(总共的数码管位数)=4...原创 2019-04-11 21:07:47 · 6183 阅读 · 4 评论 -
FPGA模块总结
现目前基于FPGA个人所学的模块,觉得重点难点的记录。包括:状态机、计数器、同步寄存器、边沿捕获、移位寄存器、查找表、分频时钟、串并相互转换、积分器、内部复位、三态门、ADC/DAC、矩阵按键扫描、原创 2019-04-25 12:36:43 · 3938 阅读 · 0 评论 -
FPGA测试文件testbench模块
现目前基于FPGA个人所学的测试模块,觉得重点或者不常见但有用部分的记录。原创 2019-07-12 15:42:24 · 2560 阅读 · 0 评论 -
Verilog中阻塞与非阻塞赋值——学习笔记1
**阻塞赋值与非阻塞赋值的比较(RTL,时序图分析)**1、阻塞赋值(“=”)指在进程语句(initial 和 always)中,当前的赋值语句会阻断其后语句的正常执行,后面的语句必须等到当前的赋值语句执行完毕才能执行。2、非阻塞赋值(“<=”)指在进程语句(initial 和 always)中,当前的赋值语句不会阻断其后语句的正常执行。3、下列几个代码风格,可以为解决在综合后仿真...原创 2019-03-30 19:47:27 · 2163 阅读 · 0 评论 -
FPGA的一些个人经验体会
初学FPGA的一些经验体会,大杂烩原创 2019-03-30 12:46:22 · 3497 阅读 · 0 评论