- 博客(2)
- 收藏
- 关注
RSS订阅原创 1、基于FPGA的串口（UART）发送实验
按照一个完整的字节包括 1 位起始位、 8 位数据位、 1 位停止位即总共十位数据来算，要想完整的实现这是个数据的发送，就需要11个波特率时钟脉冲，第 1 个脉冲标记一次传输的起始，第 11 个脉冲标记一次传输的结束。3、串口通信的本质就是将 8 位的并行数据通过一根信号线，在不同的时刻传输并行数据的不同位，通过多个时刻，最终将8位并行数据全部传出。4、串口通信以 1 位的低电平标志串行传输的开始，待 8 位数据传输完成之后，再以 1 位的高电平标志传输的结束。6、发送完成标志信号。
2023-04-06 10:36:11
485
2
转载 DFF理解——转自知乎
这样，我就理解成了在Even1时刻，时钟的上升沿对data_in（值为8’h01）进行捕获（接入到寄存器data_d0的D端），在下一个时钟的上升沿到来的时刻（Event2时刻），寄存器data_d0的Q端数据发生改变（值为8’h01）。在此期间，D端的数据变化不会直接影响到Q端的输出。之前理解的，DFF在时钟的上升沿进行对D端的数据采集，再下一个时钟的上升沿来临，Q端输出D端采集的数据。，第一级D锁存器的结果就会输出到Q端，Q端的值也就随着CLK的上升沿，捕获到了1，并进行输出到Q端；
2023-03-14 19:44:27
2783
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人