- 博客(4)
- 收藏
- 关注
RSS订阅原创 verilog练习四：计数器IP核调用与验证
Quartus提供的LPM_counter IP 核的使用一、FPGA主要设计方式1、原理图（不推荐）：原理图设计早期应该用比较广泛，但当系统比较大时，修改比较困难，因此，目前已逐渐被HDL设计方式所取代，仅在有些设计的顶层描述会有使用。Quartus内嵌的原理图编辑器时Schematic Editor。2、Verilog HDL 设计方式应用最广泛，目前常用的语言有Verilog和VHDL语言。Quartus内嵌的文本编辑器为Text Editor，其可以根据语法来用不同的颜色显示关键
2022-01-12 21:19:23
2932
原创 verilog练习三：计数器
一、设计定义有一个LED，每500ms，状态翻转一次，LED亮灭一次，周期为1s。 由于FPGA中所使用的时钟是50MHz或100MHz，若想得到500ms，就需要对系统时钟进行计数。 系统时钟为50MHz，对应周期为20ns。 计数的次数：N=500ms/20ns=500_000_000ns/20ns=25_000_000次。 位宽计算：由于，且 ，所以位宽应该为5+20=25。二、程序编写counter.v程序module counter(Clk50M,Rst_n,led)..
2021-12-26 21:07:00
3667
原创 verilog练习二：3-8译码器
1、功能将输入的3位二进制数译成十进制的8位输出。译码器是将每种二进制的组合代码译成对应的输出线上的高低电平信号。其逻辑图如下：2、真值表A B C out 0 0 0 0000_0001 0 0 1 0000_0010 0 1 0 0000_0100 0 1 1 0000_1000 1 0 0 0001_0000 1 0 1 0010_.
2021-12-22 09:57:50
5597
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人