文章目录
本章结构
第一节:预备节——主存储器芯片结构与寻址
这一节是数字逻辑的内容,计组也会考察
读写控制线有时会合并成1根
(关于字节字位的理解)
1字节(B)=8位 ( bit )
打个比方
我们来分析一下这块主存:
分析结果: 1位说明有1根数据线,8K也就是2的13次方个这样的存储单元,CS是片选线,WE是一根读写控制线,CS和WE都是高电平有效
1k = 2的10次方
寻址
即定位到某个存储单元
寻址:按照不同大小单元来切分存储器
图中部分解释:
1K = 1024
2的10次方是1024,所以按字节寻址时,要10根地址线
这个图可能有点混乱,可以去看王道的课
第二节:半导体存储器:RAM(随机读写存储器)与ROM(只读存储器)
本节脑图
易失性:掉电就会流失数据
主存常用的两种芯片比较
DRAM的刷新
下图右边的这个也称为【地址复用技术】,可以有效减少地址选通线的个数而储存单元个数不变。DRAM采用此技术时行列划分等长。(相关例题见王道P103-9)
右边的这个图只是示意图,实际上,地址线会减半,然后采用行列两次传送地址信号的方式确定位置。
其实刷新就相当于重新写入
芯片如何工作的
以SRAM为例(简单一些)
读过程:
写过程:
ROM(只读存储器)
ROM:掉电不会丢失,容量也不大,储存类似RAM的位置等关键数据
后来根据工艺不同又分为更多的ROM类型,并且有些ROM有了写的功能(如U盘,固态硬盘等),作为辅存使用
第三节 存储器的一些基本概念
存储器的分类
性能指标
存储器的层次化结构
第四节:主存与CPU的连接
扩容(主存容量扩展):位扩展
买内存条就行,这是两块的连接:
这是8块的连接:
扩容:字扩展
一次只能工作1个芯片,所以就要进行控制。控制的方法有3个:
-
线选法:
-
译码片选法:
回忆译码器功能
- 不同工作模式的芯片与其对应的译码器功能示例
移码器还带有使能端,相当于译码器的开关,比如下面这个
只有使能端位100译码器才工作,否则输出全为1(即不工作) - 74LS138型号简称38译码器就是3个输入8个输出。
综上,字拓展连接示意图:
线选法地址空间不连续是因为比如只能用01和10,不能11和00,否则就同时工作或者同时不工作了。
字位同时扩展
例题
这一节留有王道p113-6题作为例题,有专门的一整节课作为讲题视频,但是也很好理解。
做题时
- 不要被名称吓唬住:64KB = 64K×1字节 = 64K×8位,都是一个意思。
第五节 双端口RAM和多模块存储器
本小节脑图
RAM看书
这里说的是多体并行存储器两种模式的比较,第二种更优
接下来讲了一道例题(左边部分)
说明了代这个公式,需要满足的前提为M>=T/r
在这里插入图片描述
注意这几句话: