- 博客(2)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 vivado防止信号被优化
在添加ILA进行DEBUG时经常发现某些信号找不到了，可以在信号定义前添加如下约束（选择其中一个即可）1.(* keep = "true" *)2.(* keep_hierarchy = “yes” *)3.(* DONT_TOUCH= “TRUE” *)例如：(* keep = "true" *)wire aaa; 若在例化模块前加则表示该模块的层次结构不优化，如：(* keep = "true" *)name name_u; 其中1和2的约束是仅防止
2024-05-08 19:05:11
436
1
空空如也
xilinx FPGA 代码没改，加了抓信号功能就正常了，这是怎么回事？
2022-07-30
TA创建的收藏夹 TA关注的收藏夹
TA关注的人