FPGA_DEBUG
总结FPGA学习中犯的错误
Verilog_Vagabond
行则将至
展开
-
U+系列以太网IP无填充字段
在组ARP包的时候,ARP包42个字节,之前用的7系列IP会自动填充,但这个IP不会,导致一直ping不通,也花了些时间才找到问题所在。有些小问题在文档的一些细枝末节处,不同系列IP大致相同但也有一些差异。U+系列的10G/25G Ethernet Subsystem IPcore没有pad字段,如果在组包的时候没有满足最短数据包长度,这个IP不会处理你的数据。参考:pg210 pg242。原创 2024-08-15 18:02:19 · 133 阅读 · 0 评论 -
AXI Bram Controller例化在IP integrator中时不包括bram block
下图中,IP界面也显示在IP integrator中例化的AXI BRAM Controller的bram例化不在内部,而在外部,这里不能手动修改;在代码中例化的是可以修改的。文档中详细说明如果在IP integrator中例化bram controller是不包含bram block的,需要额外例化Block Memory Generator。使用一些IP的时候仔细阅读文档,有些小错误导致自己浪费许多时间。原创 2024-05-14 18:04:29 · 223 阅读 · 1 评论