- 博客(6)
- 资源 (7)
- 收藏
- 关注
RSS订阅转载 RISC-V Assembly Programmer‘s Manual
【代码】RISC-V Assembly Programmer‘s Manual。
2024-03-18 21:34:24
49
原创 一个基于ZYNQ、AXI接口的PL端卷积加速器，可由PS端调用（附Github源码）
一个基于ZYNQ，AXI接口的PL端卷积加速器，可由PS端调用开发板型号：Zynq-7000 SoC XC7Z305 FPGA开发平台：Vivado 2019.1；Github源码链接：https://github.com/CY0807/ZYNQ_PL_CONV_ACC。
2023-04-18 20:19:46
649
原创 自定义ZYNQ的PL端数据处理器，通过DMA等进行交互（附GitHub源码）
在ZYNQ中设计了自定义的PL端数据处理器，通过DMA连接到AXI总线，完成了PS和该PL端的数据交互等功能。开发板型号：Zynq-7000 SoC XC7Z305 FPGA开发平台：Vivado 2019.1；
2023-03-23 11:37:51
1806
3
原创 FPGA将图像从BRAM输出到HDMI的例程（附GitHub Vivado工程）
将数据从FPGA的BRAM输出到HDMI接口的测试例程，本项目为一个Vivado工程
2023-02-05 13:12:24
542
原创 FPGA将图像从BRAM传送至DDR3再输出到HDMI接口的测试（附GitHub源码）
本项目在FPGA中将BRAM中存储的图像数据输入到片外DDR3芯片中，再从DDR3中将数据取出输送到FPGA的HDMI模块中进行显示，可为DDR3、HDMI相关设计提供参考。
2023-02-05 13:10:44
2222
5
原创 Vivado FIFO IP核测试与分析（附GitHub源码）
本项目用于测试Vivado提供的FIFO IP核不同配置的时序与逻辑，以供设计参考。
2023-02-04 23:53:30
1480
3
光在不同界面上的折射反射matlab仿真
2020-11-23
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人