怎样优化电源域的位置以减少布线拥塞？

优化电源域的位置以减少布线拥塞，需从功能聚类、信号流向、物理布局规则三方面入手，通过系统性规划降低跨域信号密度和路径复杂度。以下是具体方法及实施要点：

一、按功能模块聚类电源域，减少跨域交互

1. 功能相关性优先布局

• 原则：将功能紧密关联的模块（如 CPU 与缓存、ADC 与数字信号处理单元）划入同一电源域或相邻电源域。
• 实施方法：
  • 分析设计的数据流图（Data Flow Graph），识别高频交互的模块对（如总线主控与从设备）。
  • 将交互频繁的模块置于同一域内，或相邻域且边界对齐（如图 1 所示），缩短跨域信号路径。
• 效果：减少跨域信号数量，避免长距离绕行导致的布线拥塞。

2. 隔离非相关功能域

• 原则：将低交互或干扰敏感的模块（如模拟电路与数字逻辑）分配到物理隔离的电源域。
• 实施方法：
  • 在布局规划初期（Floorplan 阶段），划定独立的模拟域、数字域、存储器域等区域。
  • 预留足够的物理间距（如≥50μm）或插入隔离环（Guard Ring），防止跨域噪声耦合和布线交叉。
• 效果：减少非必要的跨域信号，同时降低电磁干扰（EMI）对布线的额外约束。

二、对齐信号流向，优化跨域路径

1. 按主信号流向排列电源域

• 原则：根据设计的主要信号流向（如从左至右的数据流），线性排列相关电源域。
• 实施方法：
  • 例如，处理器（左）→ 缓存（中）→ 外设接口（右）按流向布局，使跨域信号沿水平方向直线传输（如图 2 所示）。
  • 避免垂直交叉的域布局（如上下堆叠），防止信号被迫绕行或多层跨接。
• 效果：跨域信号路径规则化，便于布线工具自动优化，减少 “蛇形” 绕行导致的拥塞。

2. 关键信号路径优先保障

• 原则：为高频、高扇出的关键信号（如时钟、总线）规划专用跨域通道。
• 实施方法：
  • 在电源域边界预留 “信号走廊”（Signal Corridor），允许关键信号集中跨域，避免与普通信号竞争布线资源。
  • 使用 EDA 工具（如 Synopsys IC Compiler、Cadence Innovus）的跨域路径约束（Cross-PD Routing Constraint），强制关键信号通过指定区域。
• 效果：减少关键信号的跨域延迟，同时避免普通信号因绕行产生的局部拥塞。

三、电源域形状与边界优化

1. 采用矩形或直线形边界

• 原则：避免不规则多边形或碎片化电源域，优先使用矩形或简单直线形（Rectilinear）。
• 实施方法：
  • 合并细小的子域（如将多个小存储域合并为一个大域），减少边界总长度。
  • 调整域的长宽比（如接近 1:1 的矩形），使跨域信号路径最短（如图 3 所示）。
• 效果：规则边界可减少跨域信号的入射角，使布线工具更易找到最优路径，降低拥塞概率。

2. 避免域间狭窄通道

• 原则：相邻电源域之间的间距需≥最小布线通道宽度（通常≥20μm），防止形成 “布线死胡同”。
• 实施方法：
  • 在布局规划时，使用 EDA 工具的拥塞预测功能（如 Innovus 的 Congestion Map），标记潜在狭窄区域。
  • 对狭窄通道进行 “拓宽” 调整，或重新划分域边界以消除瓶颈（如图 4 反例→优化）。
• 效果：确保电源线、信号线和隔离单元有足够空间部署，避免多层金属堆叠导致的拥塞。

四、电源域尺寸与密度平衡

1. 避免过大或过小的域

• 过大域的风险：
  • 内部单元密度不均，导致局部拥塞（如中央区域单元过密）。
  • 解决方案：拆分为子域（如按模块划分为前端计算域、后端接口域）。
• 过小域的风险：
  • 单元密度过高，布线资源不足（如 SRAM 小域周围被 ISO/LS 包围，剩余空间不足）。
  • 解决方案：合并邻近小域，或调整边界扩大域面积。

2. 按单元密度动态调整域大小

• 方法：使用 EDA 工具分析各区域的单元密度（如 Cell Utilization），按密度比例分配电源域面积。
  • 高密度区域（如处理器核心）分配较大域，低密度区域（如寄存器堆）分配较小域。
• 效果：避免 “域面积与单元数量不匹配” 导致的拥塞或空间浪费。

五、隔离单元（ISO/LS）与电源网络的布局协同

1. 预规划 ISO/LS 放置带

• 原则：在电源域边界预留专用区域（宽度≥3× 单元高度）用于集中放置隔离单元。
• 实施方法：
  • 在 Floorplan 阶段，使用脚本（如 TCL）定义 “ISO Strip” 区域，禁止普通单元侵入。
  • 将 ISO/LS 单元按信号方向对齐排列（如输入侧 ISO、输出侧 LS），减少跨单元的信号绕行（如图 5 所示）。
• 效果：ISO/LS 集中放置可减少对周边布线资源的占用，避免分散放置导致的通道阻塞。

2. 电源引脚对齐与 PG 网络分层

• 原则：同一电源域的电源引脚（VDD/GND）集中分布于边界一侧，避免分散在多侧。
• 实施方法：
  • 将电源开关（Power Switch）和去耦电容（Decap）放置于域边界，使 PG 网络扇出路径最短。
  • 不同电源域的 PG 网络采用分层布线（如 VDD 走高层金属，GND 走低层金属），减少跨域 PG 线交叉。
• 效果：降低 PG 网络对信号布线层的占用，避免电源与信号争夺金属资源。

六、借助 EDA 工具的早期拥塞分析

1. 跨域信号流量预测

• 工具功能：使用 Synopsys PrimePower 或 Cadence Sigrity 分析跨域信号数量及类型（如数据信号、控制信号比例）。
• 应用场景：
  • 若某边界跨域信号 > 总信号的 30%，需调整域划分或合并邻近域。
  • 对高流量边界，增加并行跨域通道（如多条总线通道）以分流信号。

2. 实时拥塞映射与迭代优化

• 工具功能：在布局规划阶段（如 Innovus 的 Floorplan 模式），启用实时拥塞映射（Live Congestion Map）。
• 迭代流程：
  1. 初始电源域布局 → 生成拥塞图 → 识别高拥塞区域（如跨域边界）。
  2. 调整域位置 / 形状 → 重新分析拥塞 → 重复直至达标（如图 6 所示）。

总结：五步优化法

1. 功能聚类：按模块相关性划分域，减少跨域交互。
2. 流向对齐：按信号主方向排列域，缩短跨域路径。
3. 形状规则化：使用矩形域，避免碎片化与狭窄通道。
4. 密度平衡：按单元密度分配域面积，避免过密或过疏。
5. 工具驱动迭代：利用 EDA 工具实时分析拥塞，动态调整域位置。

通过以上方法，可系统性降低跨电源域的布线拥塞，同时提升时序收敛性和功耗优化效率。