weixin_45559378的博客

原创 c语言学习笔记 内存四区和多级指针

一．数组作为参数形参中的数组，编译器会把他当作指针处理。把数组的内存首地址和数组的有效长度传给调用函数。形参写在函数上括号，写在函数内，只不过是具有对外的属性。二．内存四区模型数组数据类型（定义一个数组类型 数组指针 数组类型和数组指针类型的关系）b &b的数据类型不一样b：数组首元素地址&b：整个数组地址2.数据别名 typedef3.数据类型封装 vo...

原创 个人verilog心得

设计模块1.模块的输入必须为wire，输出可以为reg，也可以为wire。2.reg变量必须在always语句块中赋值，wire变量需要使用assign进行赋值。如果需要对输入变量进行赋值，需要先将输入赋值给一个reg变量。仿真的流程1.单位时标声明2.声明仿真模块，不需要端口列表。3.对激励信号进行声明，例化模块时的变量连接的原模块时输出变量，例化模块的变量必须声明为wire变量。...

原创 以太网传输数据格式

原创 DAC原理图

以DAC为例熟悉使用手册DAC:数字信号转模拟信号ADC:模拟信号转数字信号FPGA芯片与DAC模块的连接方式CS拉低接收数据DAC先传输高位D15 D14 D13 D12 D11 D10 ……… D0R1 SPD PWR R0 MSB LSBSPD：1 快速模式0 慢速模式PWR: 1:关机0:工作模式R1 R0 ...

原创 fpga入门学习心得笔记

今天开始写一些关于fpga的学习心得，前面的基本语法已经掌握，总结一些代码的实现方法。关于UART的收发1.使用两个计数器一：计数以产生序列机的基本计数单位二：每当第一个基本计数器计数一轮，这个计数器加一。第一个计数器是为了控制波特率，可以通过设置参数，实现一个波特率可变的模块。第二个计数器每次加一，就进行一次数据的收发。2.在接受端，仅在一个点进行接受数据，可能会发生数据被冲击信号...