NRS1800 芯片使用技巧(一)

本文详细介绍了NRS1800芯片在原理图设计中的注意事项,包括Power设计确保电源时序和去耦,时钟输入设计保证156.25MHz差分时钟精度,I2C接口的正确配置,RST_N的时序控制,Rext的电阻连接,以及S-RIO设计中TX和RX的AC耦合电容选择。
摘要由CSDN通过智能技术生成

  • List item

NRS1800 芯片使用技巧

NRS1800 原理图设计注意事项

Power设计

  • 电源芯片是否能控制3.3V和1.2V的时序;
  • 芯片电源引脚是否有足够的去耦电容或者磁珠来消除纹波;
  • 电源器件要能支援足够的电流(考虑对多个1800供电);
  • VDD/VDDA/VDDS/VDDT/VDD3A/VDD3要尽量分开供电,模拟和数字部分要用磁珠隔开。

时钟输入设计

  • 从时钟器件上看,要保证输出精准的156.25MHz差分时钟。差分摆幅控制在600mV-1200mV;
  • AC 耦合(电容推荐0.1uF容值);
  • 时钟合成器或时钟晶振的电源域加足够多的滤波电容;
  • 时钟信号必须按照时钟电平规范来正确端接。
    在这里插入图片描述

I2C设计

SCL和SDA有上拉电阻

RST_N设计

可以控制时序

Rext(REXT_P/N)设计

在REXT_P外接偏置电阻12.1KΩ±1%到地,REXT_N直接接地

S-RIO设计</

  • 1
    点赞
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值