西电蔡觉平老师课程学习总结
文章平均质量分 95
本人对西电蔡觉平老师课程学习总结
_小杰_
一起来探索硬件的奥秘吧
展开
-
[蔡觉平老师主讲] Verilog HDL数字集成电路设计原理与应用
硬件描述语言,Hardware Description Language (HDL)。利用HDL,可以根据电路结构的特点,采用层次化的设计结构,将抽象的逻辑功能用电路的方式进行实现。之后通过EDA(电子设计自动化)工具,可以将HDL程序综合成网表,通过自动布线工具把网表转换为具体电路布线结构,用于专用集成电路(Application Specific Integrated Circuit,ASIC)和现场可编程门阵列(Field Programmable Gate Array,FPGA)的实现。原创 2024-03-24 22:29:44 · 975 阅读 · 1 评论 -
[Verilog学习]一、Verilog语言快速入门
Verilog模块结构主要分为模块说明部分和功能描述部分,所有的模块必须以module开头 - endmodule结尾。在功能实现时主要用到的语句有assign连续赋值语句、always语句块及过程赋值语句、底层模块的调用语句。原创 2024-03-11 21:08:40 · 939 阅读 · 1 评论