- 博客(2)
- 收藏
- 关注
RSS订阅原创 SV验证--接口的使用
阻塞赋值和非阻塞赋值，driver中给接口赋值是在时钟块内所以非阻塞赋值。如果由一个模块驱动，可以使用阻塞赋值。确保在模块和程序块之外声明接口变量，包括virtual。但是modport只需要在模块首部声明，而在顶层模块例化不需要指明。一般接口都使用logic，驱动异步信号只能是logic；wire只能被连续赋值驱动。wait和@：前者没有任何延时，后者等有效时钟沿。隐式端口连接（.*），自动连接端口到具体信号。必须完成接口的连接，才能被编译。构造函数的参数也要写全，virtual，modpo.
2021-09-03 17:14:09
496
原创 [SystemVerilog]修改static变量
[SystemVerilog]修改static变量@TOCClass scope resolution operator ::使用解析运算符可以直接调用修改静态变量，不需要创建句柄，句柄也可以调用。总线事务可以使用ID号来标记，ID号需要全局变量实现，但是发送给DUT和DUT 发出来的事务应该分别编号，需要重新把ID置零。可以在Monitor类里面赋值，但是要放在任务函数里面才可以。嵌套nested类可以直接使用outer类的静态变量，static local也可以。其他的变量不行，比如int。我
2021-09-03 14:07:04
305
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人