- 博客(3)
- 收藏
- 关注
RSS订阅原创 QTCeator编译器添加方法
QTCeator编译器添加方法QTCreator编译工程出现如下报错时，可以通过设置添加编译器来解决。“16:29:29: 无法确定要运行哪个“make”命令。 检查构建配置中的“make”步骤。”首先，打开 工具>选项>构建和运行>构建套件(kit)，出现以下界面，发现构建套件中默认套件为红色异常，这时因为没有选择编译器，需要添加并指定C和C++的编译器。在编译器选项卡中分别添加C和C++编译器，银河麒麟V4自带默认路径分别为/usr/bin/gcc和/usr/bin/c++，
2021-03-24 18:04:05
1579
3ft2000-4下通过i2c读取传感器温度的示例程序
http://archive.kylinos.cn/kylin/KYLIN-ALL/
1、修改下载源vim /etc/apt/sources.list
#4.0.2-sp4桌面版本:
deb http://archive.kylinos.cn/kylin/KYLIN-ALL 4.0.2sp4-desktop main restricted universe multiverse
2、执行apt update
3、sudo apt-get install python3-tk
4、sudo apt-get install i2c-tools
5、gcc -o gpio gpioconfig0121.c
6、管理员模式vim /etc/rc.local 在exit 0之前加入
sudo /home/zonkin/temp/gpio 511 0
7、重新启动设备，管理员模式执行python3 temp0413.py
./gpio 511 1 511状态设置为1
./gpio 511 0 511状态设置为0
./gpio 511 2 查看511当前状态
2023-06-26
EMC设计，内部培训资料，RE102，CE102，辐射发射，滤波器
简单的实验装备，可以通过电源线截获，电缆屏蔽不良的键盘的输入字符。在酒店或者办公室能轻易实现这种信息截获
允许有用信号频率分量通过，同时阻止其他干扰频率分量通过，就是滤波的目的。其实现方式有两种：
1.短路无用信号，让他流回到信号源
2.消耗无用信号。让他在滤波器中被消耗掉
截止频率: 一个系统中输出信号能量开始明显大幅下降（带阻滤波器为大幅上升）的边界频率。
通常输出功率降低一半时候（3dB）的频率标记为截止频率
2023-06-26
以太网设计中电压型PHY和电流型PHY的区别
，网口 PHY 芯片对于 TX与 RX 的驱动方式有电压驱动和电流驱动之分。最简单的一个识别方式就是看其推荐原理图，如果网络变压器的中心抽头需要提供一个 VCC(3.3V、2.5V 等等，下同) 电源的就是电压驱动，如果是直接加一个对地电容就可以的就是电流驱动。
现在我们来精简电路。 (由于两块 PHY 芯片靠的很近，故在此不考虑阻抗匹配的问题，如果情况不同，请自行考虑，下同)
最原始的情形就是使用两个网络变压器，然后 TX与 TX交叉连接，也就是正常的连接方式。
2023-06-26
电路设计中TTL与CMOS电平的区别
TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
COMS集成电路是互补对称金属氧化物半导体(Compiementary symmetry metal oxide semicoductor)集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V(VSS为数字地)为逻辑0，扇出数为10--20个COMS门电路。
2023-06-26
V7 FPGA开发注意事项
V7 FPGA开发注意事项
1、电源设计
2、IO设计
3、配置电路设计
4、挂DDR注意事项
5、GTH时钟设计注意事项
6、PCIE硬核的引脚约束
2023-06-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人