- 博客(2)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 verilog使用74x283构造全加/全减器，附源代码
verilog使用74x283构造全加/全减器，附源代码！一个数电的作业，使用74x283构造全加/全减器。首先，编写一个74x283芯片模块：odule my74x283(input [3:0] A,[3:0] B,input C0,output C4,output reg [3:0] S); reg tempC4;//用来临时保存C4 reg [4:0] Cin;//用来保存进位 integer i; always@(*) begin
2021-05-12 19:51:29
1467
空空如也
verilog仿真输出都是X怎么破？
2021-05-12
TA创建的收藏夹 TA关注的收藏夹
TA关注的人