断点

断点原理

1.软件断点

    软件断点具体而言就是在CPU执行到特定位置的代码的时候使其暂停，本质就是一个单字节的指令，用于暂停被执行程序，并将控制权转移给调试器的断点处理函数。

    汇编指令是CPU执行的命令的高级表示方法，如：

MOV EAX,EBX

    这个指令告诉CPU把存储在EBX 寄存器里的东西放到EAX寄存器里，然而CPU不明白上述指令，它必须被转化成操作码。操作码（opcode）就是 operationcode，是CPU能理解并执行的语言。前面的汇编指令转化成操作码就是下面这样∶

8BC3

    为了在这个地址设置断点，暂停CPU，我们将从2个字节的8BC3操作码中换出一个单字节的操作码。这个单字节的操作码也就是3号中断指令（INT3），一条能让CPU暂停的指令。3号中断转换成操作码就是 0xCC. 这里是设置断点前和设置断点后的对比∶

替换前：
	8BC3
替换后：
    CCC3

    当CPU执行到这个操作码的时候，CPU 暂停，并触发一个INT3（3号中断）事件。当调试器被告知在目标地址设置一个断点，它首先读取目标地址的第一个字节的操作码，然后保存起来，同时把地址存储在内部的中断列表中。接着，调试器把一个字节操作码CC写入刚才的地址。当CPU执行到CC操作码的时候就会触发一个INT3中断事件，此时调试器就能捕捉到这个事件。调试器继续判断这个发生中断事件的地址（通过EIP指针，指令指针）是不是自己先前设置断点的地址。如果在调试器内部的断点列表中找到了这个地址，就将设置断点前存储起来的操作码写回到目标地址，这样进程被调试器恢复后就能正常的执行。

硬件断点

    这种类型的断点被设置在CPU级别，并用特定的寄存器∶调试寄存器。一个CPU一般会有8个调试寄存器（DRO寄存器到DR7寄存器），它们被用于管理硬件断点。调试寄存器DRO 到调试寄存器DR3存储硬件断点地址。这意味着你同一时间内最多只能有4个硬件断点。DR4和DR5保留。DR6是状态寄存器，说明了被断点触发的调试事件的类型。DR7本质上是一个硬件断点的开关寄存器，同时也存储了断点的不同类型。通过在DR7寄存器里设置不同标志，能够创建以下几种断点∶

• 当特定的地址上有指令执行的时候中断
• 当特定的地址上有数据可以写入的时候
• 当特定的地址上有数据读或者写但不执行的时候

    和软件断点不同，硬件断点不是用INT3中断，而是用INTI（1号中断）。INT1负责硬件中断和步进事件。步进（Singlestep ）意味着一步一步的执行指令，从而精确的观察关键代码以便监视数据的变化。在CPU每次执行代码之前，都会先确认当前将执行的代码的地址是否是硬件断点的地址，同时也要确认是否有代码要访问被设置了硬件断点的内存区域。如果任何储存在DRO-DR3中的地址所指向的区域被访问了，就会触发INTI中断，同时暂停CPU。如果没有，CPU执行代码，到下一行代码时，CPU继续重复上面的检查。