![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog HDL
楠风丶北枝
xs
展开
-
数字交通灯
交通灯的基本工作状态:① (主干道)绿灯:车辆前行;② (次干道)红灯:禁止通行;③ (主干道)黄灯:过渡状态;④ (主干道)红灯:禁止车辆通行;⑤ (次干道)绿灯:车辆前行。注:红黄绿等均为前行方向的信号指示灯。设计任务:1、说明设计具体思路。2、画出系统模块框图。3、画出系统顶层原理图。4、按设计技术要求编写程序。5、画出系统功能仿真波形图。设计代码module jiaotong(input clk,reset, input [4:0] .原创 2022-04-08 09:47:29 · 390 阅读 · 0 评论 -
数据选择器
设计1个8位或16位的数据选择器:ENA是使能控制输入端。当ENA=1时,电路不能工作,输出Y=0;当ENA=0时,电路处于工作状态。8位数据选择器有三个数据控制端,如ENA=0时,S2、S1、S0=000,则A[0]被选中,输出Y=A[0]。16位数据选择器有四个数据控制端,如ENA=0时,S3、S2、S1、S0=1111时,则输入A[15]被选中,输出Y=A[15]。设计代码module choose8(input [7:0] A, input S0,S1,S2,E.原创 2022-04-08 09:43:18 · 3128 阅读 · 0 评论 -
序列检测器
序列检测就是将一个指定的序列从数据流中识别出来,要求用状态机设计一个可检测10010序列的检测器。设计代码module fsm_seq1001(input x,clk,reset, //输入的数字,时钟,复位 output reg z=0 ); //输出 reg[4:0] state; localparam s0='d0,s1='d1,s2='d2,s3='d3,s4='d4,s5='d5;//五个状态 always@ (原创 2022-03-30 09:32:02 · 844 阅读 · 0 评论 -
奇偶校验位产生器
奇偶校验是通信中常用的一种数据校验方式,设计一个奇偶校验位产生器,根据输入字节(8位)产生相应的奇校验位(1的个数为奇数时输出低电平)和偶校验位(1的个数为偶数时输出低电平)。设计代码module parity(even_numbits,odd_numbits,input_bus); output even_numbits,odd_numbits; input [7:0] input_bus; assign odd_numbits = ^input_bus;原创 2022-03-30 09:28:12 · 2870 阅读 · 0 评论