计算机硬件基础期末复习
第一章 计算机的基本知识
文章目录
1.微型计算机的发展阶段
第一阶段(1971-1973):4位和8位低档微处理器时代
第二阶段(1971-1977):8位中、高档处理器时代
第三阶段(1978-1984):16位微处理器时代
第四阶段(1985-1992):32位微处理器时代
第五阶段(1993-2005):奔腾(Pentium)系列微处理器时代
第六阶段(2005至今):酷睿(Core)系列微处理器时代
摩尔定律:当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍
2.影响计算机性能设计的因素
- CPU的速度
- 性能平衡
- 芯片组成和体系结构的改进
课件
- 速度&功能
- 制造工艺
- 结构技术
提升计算机性能采取的策略
- 提高处理器芯片硬件的速度
- 减小组成处理器芯片的逻辑门的尺寸,以便提高芯片的集成度
- 提升处理器的时钟频率,以使处理器执行指令操作速度更快
- 提升处理器芯片内部高速缓存(cache)的容量与速度,显著降低CPU对cache的存取时间。同时,在处理器与主存之间一般也都设计了两级或三级cache
- 改进处理器的组成和体系结构,更加重视处理器的流水化与超标量化设计,以提高指令执行的有效速度。
3.冯·诺依曼计算机结构特点
- 包括算术逻辑单元、控制电路、存储器、及输入输出设备
4.微处理器模型的组成
- 运算器:(ALU)又称为算术逻辑单元,用来进行算术或逻辑运算以及位移循环等操作
- 控制器:(PLA)即可编程逻辑阵列,根据指令功能转化为控制信号的部件,包括以下
- 指令寄存器:(IR)用来存放从存储器取出的将要执行的指令(实为其操作码)
- 指令译码器:(ID)用来对指令寄存器IR中的指令进行译码,已确定该指令应执行什么操作
- 可编程逻辑阵列:(PLA)用来产生取指令和执行指令所需的各种微操作控制信号
- 内部寄存器
- 累加器:(A)运算前,用来保存一个操作数;运算后,用来保存结果
- 数据寄存器:(DR)用来暂存数据或指令。从存储器读出时,若读出的是指令,经DR暂存的指令通过内部数据总线送到指令寄存器IR;若读出的是数据,则通过内部数据总线送到有关的寄存器或运算器
- 程序计数器:(PC)用来存放正待取出的指令的地址。根据PC中的指令地址,准备从存储器中取出将要执行的指令。自动加一。
- 地址寄存器:(AR)用来存放正要取出的指令的地址或操作数的地址
- 标志寄存器:(F)用来寄存执行指令时所产生的结果或状态的标志信号。
5.存储器组成即读写过程
随机存取存储器由存储体、地址译码器和控制电路组成。
读出信息过程:
1.CPU的地址寄存器AR先给出地址04H并将它放到地址总线上,经地址译码器译码选中04H单元
2.CPU发出“读”控制信号给存储器,指示存储器准备把被寻址的04H单元中的内容97H放到数据总线上
3.在读控制信号的作用下,存储器将04H单元中的内容97H放到数据总线上,经它送至数据寄存器DR,然后由CPU取走该内容作为所需要的信息使用
写入信息过程
1.CPU的地址寄存器AR先把地址08H放到地址总线上,经地址译码器选中08H单元
2.CPU把数据寄存器中的内容26H放到数据总线上
3.CPU向存储器发送“写”控制信号,在该信号的控制下,将内容26H写入被寻址的08H单元
6.输入输出接口功能
- 设置数据的寄存、缓冲逻辑,以适应CPU与外设之间的速度差异
- 进行信息格式的转换,例如串行和并行的转换
- 协调CPU和外设两者在信息的类型和电平的差异,例如电平转换驱动器、数/模或模/数转换器等
- 协调时序差异
- 地址译码和设备选择功能
- 设置中断和DMA控制逻辑,以保证在中断和DMA允许的情况下产生中断和DMA请求信号,并在接受到中断和DMA应答之后完成中断处理和DMA传输
7.微机的工作原理与程序执行过程
工作原理:冯·诺依曼–存储程序
- 用二进制形式表示计算机中的指令和数据
- 程序和数据预先输入主存,然后执行程序
程序执行过程
- 取指令过程
- 执行指令过程
8.计算机运算基础
BCD码:用4位二进制数来表示十进制的一位数
ASCII码:常用符号的值
符号数的表示法:
- 原码:符号位用0表示正,用1表示负;其余数字位表示数值本身,此机器数的数值部分为真值的绝对值
- 反码:正数的反码表示与其原码相同,其符号位用0表示正,数值部分为真值的绝对值。负数的反码其符号位用1表示负,数值部分为真值绝对值按位取反。
- 补码:正数的补码与其原码相同,即符号位用0表示正,数值部分为真值的绝对值。负数的补码表示为它的反码加1
- [+0]补 = [-0]补 = 00000000
- 8位二进制数补码所能表示的数值为-128~+127
定点数与浮点数
溢出及其判断方法
- 定点数溢出的判断方法
- 两个同符号的数相加,得到的和的符号与相加数的符号不一致
- 采用双符号位:正数的符号位为00,负数的符号位为11。符号位参加运算。如果两个符号位不相同,则溢出。
- 任意两数相加,如果数值最高位的进位不等于符号位的进位,则溢出。
- 浮点数溢出的判断方法
看阶码是否溢出