FPGA按键消抖Verilog

（一）按键按下时，会产生一定抖动才会达到稳定状态，就像我们开电灯时，电流不稳定一闪一闪的才会亮起来。按键消抖的意义也类似这么个道理，相当于滤波器，过滤掉毛刺，让那些width不到10ns被滤掉只留下超过10ns的，我们的按键能够产生一个稳定的输入。

（二）我想要实现的是按下按键产生时钟短的毛刺被消除时钟长的(when palse width>10 clock cycle)留下。那么这里就要使用到一个状态机（state machine）。

（三）所以我们的输入只需要有时钟（clk），复位(reset_n，状态机一定要有复位归零机制不然会荡机）和key按键。

（四）下面是一个debounce的代码里面包含了状态机，和做了两个时钟的dly来保持同步。有不懂的地方可以在留言下边问我，欢迎大家的提问，因为我也是刚学，大家一起进步吧！

`timescale 1ns / 100ps
`define dly 1

//De-Bounce Trigger Pulse
module debounce_p(clk,
                  reset_n,
                  in_signal,
                  out_pulse);

  input clk;
  input reset_n;
  input in_signal;
  output out_pulse;

  //>>>>>>>>>>>>>>>><<<<<<<<<<<<<<<<<<<
  //Define Parameter
  //>>>>>>>>>>>>>>>><<<<<<<<<<<<<<<<<<<
  
  parameter MAX_CHK_CYCLE = 10;

  parameter ST_IDLE = 0;
  parameter ST_LOOP = 1;
  parameter ST_TRIGGER = 2;
  parameter ST_HOLD = 3;

  //>>>>>>>>>>>>>>><<<<<<<<<<<<<<<<<<<<
  //Define Variable
  //>>>>>>>>>>>>>>><<<<<<<<<<&