- 博客(3)
- 问答 (2)
- 收藏
- 关注
RSS订阅原创 【自用向 刷题笔记/答案】HDLBITS: Circuits - Sequential Logic（不包括FSM
2、由于大多数的逻辑器件的目标库内的 DFF 都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会一方面额外增加FPGA内部的逻辑资源，另一方面也增加了相应的组合逻辑门时延。1、使用异步复位的最大好处就是复位路径上没有延时，如上面的图所示，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)，这样子就减少了外界信号的影响。低电平的复位信号到达触发器的复位端时，触发器进入复位状态，直到复位信号撤离。
2023-07-18 17:22:18
894
原创 【自用向 刷题笔记/答案】HDLBITS: Circuits - Combinational Logic
两个正数相加，产生的进位1覆盖了结果的符号位，导致运算结果为负数。补码的溢出可以视为两种情况：正溢出和负溢出。两个负数相加，导致符号位的1变为0。
2023-07-14 23:59:59
873
原创 【自用向 刷题笔记/答案】HDLBITS: Verilog language
全加器的弊端：carry位的极高延迟——由于每一位运算需要依赖前一位运算的carry值，当前一位未完成运算时，则无法进行下一位的运算，高位需要等待所有低位的carry位运算结果，carry位的传播会给电路带来极大的延迟。本例中的电路叫做选择进位加法器，第一级正常运算，第二级加法器包含两个16位加法器电路，一个假设进位为0，一个假设进位为1，最后使用复用器选择正确的结果，是牺牲面积换速度的例子。同时，在module的声明时，若采用隐式声明，默认数据为1位wire，若连接的端口为向量，则会导致错误。
2023-07-09 10:56:10
1249
空空如也
Ubuntu开机前无法使用键盘
2021-11-29
为什么matlab绘图时出现一小部分图像？用axis设置之后也只有这一小段
2020-06-14
TA创建的收藏夹 TA关注的收藏夹
TA关注的人