基于单片机智能晾衣架系统成品设计

摘要

智能自动晾衣架能够实现晾衣架的自动升降。与传统的手动晾衣架相比，自动晾衣架具有升降更省力，升降速度更快等优势，随着技术的日臻完善，自动晾衣架将成为市场的主导产品。

本设计采用单片机AT89C51作为自动晾衣架的检测及控制核心，采用电阻应变片实现超重检测，通过手动按键控制晾衣架的升降，通过发光二极管显示晾衣架的工作状态，同时具有根据环境湿度和光线强度自动升降晾衣架。软件部分采用模块化设计思想，实现了对晾衣架升降控制，状态显示等功能。本设计具有灵活方便、适用范围广的特点，基本能够满足实践需求。

关键字：STC89C51、直流电机、无线遥控、湿度、光线

 

系统总体方案及硬件设计

本系统主要由单片机最小系统、无线发射、接收模块、光线检测、湿度检测、按键部分、电机控制执行部分和限位开关组成。

2.1设计思路

本设计是基于单片机的晾衣架，采用8位的STC89C51单片机做控制器，程序采用C语言编程。利用直流电机正反转，实现控制晾衣架的开关。无线遥控是由SC2262/SC2272 编码解码芯片组成的无线发送接收模块，通过SC2272接收输出端D0、D1、D2、D3输出信号控制单片机，再利用单片机控制继电器的吸和驱动直流电机的正反转，实现晾衣架的开合，同时用行程开关检测晾衣架位置，实现晾衣架的防过卷。

系统框图如下：

2.2 工作原理

本设计是基于STC89C51单片机的遥控晾衣架。它采用无线遥控控制方式，其中SC2262/SC2272 编码解码芯片组成无线发送接收模块；通过控制直流电机的正反转来控制晾衣架的开关，并且可以指示运行状态；同时可以根据环境光线的变化控制晾衣架的开合状态，完成晾衣架的智能控制，更智能更人性化系统利用限位开关来控制晾衣架停止，防止过卷。

2.3 系统硬件设计

2.3.1主控芯片

本系统采用STC89C51为主控芯片。

STC89C51是一种低功耗、高性能CMOS 8位微控制器，具有4K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得STC89C51在众多嵌入式控制应用系统中得到广泛应用。

2.3.1.1主要功能列举

1、拥有灵巧的8位CPU和在系统可编程Flash

2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz）

3、内部程序存储器（ROM）为 4KB

4、内部数据存储器（RAM）为 256字节

5、32 个可编程I/O 口线

6、8 个中断向量源

7、两个 16 位定时器/计数器

8、三级加密程序存储器

9、全双工UART串行通道

10、低功耗空闲和掉电模式；

11、掉电后中断可唤醒；

12、看门狗定时器；

13、双数据指针；

14、掉电标识符 。

2.3.1.2 各引脚功能

VCC：STC89C51电源正端输入，接+5V。

GND：电源地端。

XTAL1:  单芯片系统时钟的反相放大器输入端。

XTAL2： 系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。

RESET：STC89C51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。

EA/Vpp："EA"为英文"External Access"的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。

ALE/PROG：ALE是英文"Address Latch Enable"的缩写，表示地址锁存器启用信号。STC89C51可以利用这支引脚来触发外部的8位锁存器（如74LS373），将端口0的地址总线（A0～A7）锁进锁存器中，因为STC89C51是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6，因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时，此引脚会被当成程序规划的特殊功能来使用。

PSEN：此为"Program Store Enable"的缩写，其意为程序储存启用，当8051被设成为读取外部程序代码工作模式时（EA=0），会送出此信号以便取得程序代码，通常这支脚是接到EPROM的OE脚。STC89C51可以利用PSEN及RD引脚分别启用存在外部的RAM与EPROM，使得数据存储器与程序存储器可以合并在一起而共用64K的定址范围。

PORT0（P0.0～P0.7）：端口0是一个8位宽的开路汲极（Open Drain）双向输出入端口，共有8个位，P0.0表示位0，P0.1表示位1，依此类推。其他三个I/O端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0在当做I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时（即取用外部程序代码或数据存储器），P0就以多工方式提供地址总线（A0～A7）及数据总线（D0～D7）。设计者必须外加一锁存器将端口0送出的地址栓锁住成为A0～A7，再配合端口2所送出的A8～A15合成一完整的16位地址总线，而定址到64K的外部存储器空间。

PORT2（P2.0～P2.7）：端口2是具有内部提升电路的双向I/O端口，每一个引脚可以推动4个LS的TTL负载，若将端口2的输出设为高电平时，此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外，若是在STC89C51扩充外接程序存储器或数据存储器时，也提供地址总线的高字节A8～A15，这个时候P2便不能当做I/O来使用了。

PORT1（P1.0～P1.7）：端口1也是具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个LS TTL负载，同样地若将端口1的输出设为高电平，便是由此端口来输入数据。如果是使用8052或是8032的话，P1.0又当做定时器2的外部脉冲输入脚，而P1.1可以有T2EX功能，可以做外部中断输入的触发脚位。

PORT3（P3.0～P3.7）：端口3也具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个TTL负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。

其引脚分配如下：

P3.0：RXD，串行通信输入。

P3.1：TXD，串行通信输出。

P3.2：INT0，外部中断0输入。

P3.3：INT1，外部中断1输入。

P3.4：T0，计时计数器0输入。

P3.5：T1，计时计数器1输入。

P3.6：WR：外部数据存储器的写入信号。

P3.7：RD，外部数据存储器的读取信号。

RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。

/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）