weixin_47881377的博客

原创 79、modelsim单独仿真altera带IP核的文件

以上便是编译产生的库，将库添加到 modelsim 中也就是观察此文件中的 modelsim.ini 与 modelsim 安装目录下此文件的差异，将没有的部分复制粘贴进去就行。然后打开 modelsim 就会有以上的库。编译完成后 sim 文件夹中产生一个 verilog_libs 文件夹,打开文件夹。当然也可以不放入同一文件夹下，此时 do 文件需要用目录去搜索。然后在命令窗口输入 do test.do 即可运行仿真。选择到前面新建的仿真目录下，添加代码编译。直接采用 test.do 文件仿真即可。

原创 78.quartus全编译显示当前lincese不支持器件(119013错误)

，

原创 77.数据大小端赋值的差异与联系

因为5的二进制数值是固定的0101因此存储起来数值看起来是一样的，但定义的物理位序是不同的，存储数据没影响，但如果参与运算时要特别注意差异。上述赋值a定义为大端模式。上述赋值b定义为小端模式。直接被解释为大端模式。

原创 76.有符号数累加运算

虽然输入数据HIdata_wire[32*(DEVMUM/2)-1:0]定义为有符号数，但其内部不是一个数据，相当于串行数据存储器，因此会将其整体看成一个有符号数，当被认为是负数时，会自动匹配出符合数值的数据位宽，然后相加求和舍弃后再进行符号 位的扩展。有符号数负数补码相加时，全部位都参与运算，包括符号位，当相加和超出定义位宽时自动丢掉高位。-2的补码：2^32-2=4294967296-2=4294967294。当数据被认为是无符号数时，补码所有位直接相加，也就是按正数相加。

原创 75.xilinx复数乘法器IP核调试

其中a,b,c,d都是16bit的有符号数，乘积的结果为保证不溢出需要32bit存储，最终的复数乘法结果是两个32bit数据的和差，为保证数据不溢出需要33bit存储，但上面IP核配置中选择的是32bit导致最终的结果会产生截位，有效数据存放在低bit，比如上述数据输出需要66bit存储，但ip核是AXI总线协议，数据是按字节来对齐的，因此输出数据位宽为80bit,高40bit为虚部(正确的结果为（9*2+1）+j(35*2+1)=19+71j与理论一致。，如上面的选择输出32bit，

原创 74.8bit有符号补码数据转换为无符号数据的标准方法与DAC调整方法

原创 73.matlab中sind函数为求以角度为单位的三角函数值

，

原创 72.FPGA不能将有符号数与无符号数相乘，会出错

原创 71.case语句要比if-else 语句费逻辑单元

当添加完时序约束后，所占用逻辑块一致，并且均减少。

原创 70.verilog中for循环使用注意事项

原创 69.将IIR滤波器的直接型系数转换为级联型方法

IIR滤波器的直接型系数转换为级联型系数

原创 68.4位有符号数的原码与补码表示，补码范围-8到7,原码范围-7到7

原创 67.计算一组有符号数最大位宽

，

原创 66.负数的补码与原码转换以及巴特沃斯计算滤波器阶数

原创 65.vscode添加用户代码片段Tab键为无效字符问题

，

原创 64.单位冲击响应经过滤波器所得的结果为滤波器的单位脉冲响应

;

原创 63.matlab freqz(b,a,128,1000)最后两个参数代表

，

原创 62.三种模拟滤波器的特点与比较

原创 61.do文件添加不同模块的波形信号

注意:使用时为 do do.do。

原创 60.inout双向端口仿真技巧

，

原创 59.滤波器幅度转换为db以及常用对数公式

，

原创 58.fir1函数设计fir滤波器

，

原创 57.Error (10228): Verilog HDL error at nco.v(33): module “nco“ cannot be declared more than once

quartus编译NCO时出现10228错误

原创 56.fm解调最简单的方法过零检测，如何确定计时器的更新速率

，

原创 55.altera fpga .jic文件转换为配置文件.frm原理

，

原创 54.altera fpga下载.jic文件时CONF_DONE pin failed to go high in device(错误编号209014/209012)

取消勾选校验(verify)即可下载程序成功，但可能会出现错误。

原创 53.xilinx fir滤波多通道交错滤波注意事项

多路滤波可以选择交错通道滤波，与多路并行滤波，交错滤波时数据速率会降低，因为数据是交错串行输出的。上图滤波器前三个系数为:167,286,415。D:b通道滤波后的第二个数据。A:a通道的第一个滤波后数据。B:b通道第一个滤波后的数据。C:a通道滤波后的第二个数据。

原创 52.fir滤波器旁瓣衰减的意义，以-30db为例

，

原创 51.fir滤波器的系数为偶数个且对称时输出没有无效数据，当为奇数个系数时会出现无效数据

当系数为奇数时出现一个无效数据0,阶数16,系数17个。当系数为偶数个时，15阶，16个系数，没有无效数据。

原创 50.xilinx fir滤波器系数重加载如何控制

，

原创 49.matlab中scanf中参数inf表示读取无穷个数，直到文件结束或错误

，

原创 48.有符号数相乘数据位宽的确定

，

原创 47.matlab 中filter design工具设计的滤波器如何在.m代码中调用

，

原创 46.matlab中dec2bin不能为负数或小数

，

原创 45.matlab产生正弦叠加信号并保存为txt文本

，

原创 44.fir滤波器多相对称对技术

fir滤波器多相对称对技术可以使一些子滤波器的非对称滤波系数变成对称滤波系数，从而使运算量最小化。滤波器系数补0幅频特性不会改变，但相位会发生变化。

原创 43.欠采样下所得信号的频率计算

中频信号欠采样后所得频率计算

原创 42.fpga生成bit文件时跳过crc校验方法

，

原创 41.欠采样技术下变频不能用与跨两个nyquist的情况下

111。

原创 40.数字接收机的动态范围