自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(1)
  • 收藏
  • 关注

原创 Verilog中常用数据变量类型

1.wire型wire型是指整数型,常用来表示用以assign关键字指定的组合逻辑信号。在Verilog程序模块中,输入、输出信号类型默认为wire型。wire型信号可以用做任何方程式的输入,也可以用做assign语句。wire是wire型数据的确认符;[n-1:0]代表该数据的位宽,即该数据有几位,然后后面跟着数据的名字。若一次定义多个数据,可以用逗号隔开,但是最后一个数据名称不用跟逗号。如wire a;/定义一个1位的wire型数据 a/wire[3:0] b;/定义一个4位的wire型

2021-11-15 22:09:27 2919 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除