CCIE-LAB-第十篇-BGP-VPNV4+VNPN6+MPLS+关闭TTL
实际中,思科只会给你5个小时去做下面的全部配置
![请添加图片描述](https://img-blog.csdnimg.cn/e9bf9c7cd3b5457582ca8268d1eb85fb.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBAQ0NJRS1ZYXN1bw==,size_20,color_FFFFFF,t_70,g_se,x_16)
这个是CCIE-LAB的拓扑图
问题
![在这里插入图片描述](https://img-blog.csdnimg.cn/8df5c2282d784439af3078b4c6cc365b.png?x-oss-process=image/watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBAQ0NJRS1ZYXN1bw==,size_17,color_FFFFFF,t_70,g_se,x_16)
翻译:
根据以下要求在SP#I中配置路由器r3、r4、r5和r6:我在不使用路由反射器的情况下,为相互的VPNV4和VPNV6路由交换配置r3到r6。使用Lo0 IPV4地址进行对等。2.配置r到r6,以便为所有现有和未来的VPNV4和VPNV6路由分配(分配/绑定)尽可能少的唯一MPLS标签3。在路由器r3到r6上,防止任何现有和未来的客户发现有关SP#l内部拓扑的详细信息,t不允许使用ACL来满足此要求